【正文】 圖 七段譯碼器外部接口 5． ROM 與七段譯碼顯示模塊 為了驗證譯碼能否反應 ROM 表中數(shù)值情況，特意采用 ROM 與七段譯碼聯(lián)合仿真。 END led7s。 圖 選擇 LPM_ROM 窗口 （ 2）選擇 ROM 控制線、地址線和數(shù)據(jù)線。139。139。LOCK=39。OE=39。 Q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。在狀態(tài) st4，由狀態(tài)機向 FPGA 中的鎖存器發(fā)出鎖存信號（ LOCK 的上升沿），將 0809 輸出的數(shù)據(jù)進行鎖存。 END mux4。嵌入式陣列是由一系列嵌入式陣列塊（ EAB）組成的，它能夠用來實現(xiàn)各種存儲器和復雜的邏輯功能。下降沿啟動 A/D 轉換，之 后 EOC 輸出信號變低，指示轉換正在進行。 START： A/D 轉換啟動信號，輸入，高電平有效。 對電子測量電路的放大器，其輸入信號的最大幅度一般可能僅有幾毫伏，而共模噪聲電平可能高達幾伏，所以放大器的輸入漂移、噪聲抑制和共模抑制比對放大器的動態(tài)性能的影響是至關重要的。 （ 2） 冷 端 補償：熱電偶輸出的熱電勢為冷端保持為 0℃ 時與測量端的電勢差值，而在實際應用中冷端的溫度是隨著環(huán)境溫度而變化的，故需進行冷 端補償。系統(tǒng)軟件設計采用模塊化設計 ， 程序采用匯編語言編程 ， 系統(tǒng)功能由復位子程序、讀 /寫子程序、溫度轉換子程序、顯示子程序、報警子程序等來完成。與其它的 HDL 相比 ， VHDL 具有更強的行為描述能力 ， 從而決定了它成為系統(tǒng)設計領域最佳的硬件描述語言。仿真是在 EDA 設計過程中的重要步驟。 原理圖編輯繪制完成后，原理圖編輯器將會對輸入的圖形文件進行排錯，之后再將其編譯成適用于邏輯綜合的文件。這三種可編程的單元分別是輸入 /輸出模塊 IOB(I/O Block)、可編程邏輯模塊 CLB（ Configurable Logic Block）和互聯(lián)資源 IR(Interconnect Resource)?？梢哉f這個階段才真正稱內蒙古科技大學畢業(yè)設計說明書 (畢業(yè)論文 ) 4 得上是 EDA 時期。它是 由溫度傳感器和顯示、記錄儀表構成。方案一： 熱電偶在經(jīng)過多路的選擇之后 , 經(jīng) 冷端補償 和 放大處理，進入 A/D 轉換器，經(jīng)過FPGA 芯片 處理并在 LED 上顯示 ；方案二：熱電偶輸出信號直接經(jīng)集成芯片 MAX6675處理，再經(jīng)過 FPGA 芯片在 LED 上顯示。 作 者 簽 名： 日 期： 指導教師簽名： 日 期： 使用授權說明 本人完全了解 大學關于收集、保存、使用畢業(yè)設計（論文）的規(guī)定，即：按照學校要求提交畢業(yè)設計（論文）的印刷本和電子版本；學校有權保存畢業(yè)設計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務；學?？梢圆捎糜坝　⒖s印、數(shù)字化或其它復制手段保存論文；在不以贏利為目的前提下，學?？梢怨颊撐牡牟糠只蛉績热?。 ：任務書、開題報告、外文譯文、譯文原文（復印件）。 溫度巡檢儀發(fā)展概況 在溫度巡檢儀沒有普及運用之前，溫度計測溫被運用在大多數(shù)溫度測量場合。著名的電路仿真軟件 SPICE (Simulation Program for Integrated Circuit Emphasis)就是這個時代的代表作。 FPGA 兼容了 MPGA 和陣列型 PLD 兩者的優(yōu)點，因而具有更高的集成度、更強的邏輯實現(xiàn)能力和更好的設計靈活性。 EDA 設計流程 圖 是基于 EDA 軟件的 FPGA/CPLD 開發(fā)流程框圖，以下將分別介紹各 設計模塊的功能特點。 整個綜合過程就是將設計者在 EDA 平臺上編輯輸入的 HDL 文本、原理圖或狀態(tài)圖形描述，依據(jù)給定的硬件結構組件和結束控制條件進行編譯、優(yōu)化、轉換和綜合，最終內蒙古科技大學畢業(yè)設計說明書 (畢業(yè)論文 ) 7 獲得門級電路甚至更底層的電路描述網(wǎng)表文件。 1987 年底 ， VHDL 被 IEEE(The Institute of Electricaland Electronics Engineers)和美國國防部確認為標準硬件描述語言。 DS18B20 的供電方式為外部電源。 此設計 是對 四路溫度 進行巡回檢測 ， 經(jīng)四路選擇器 CD4052 將采集信號送入 集成芯片 MAX6675 進行信號放大、冷端補償、線性化等處理 ，最終顯示。 2． 多路選擇開關（ CD4052） 雙四路模擬開關 CD4052 的引腳功能如 圖 所示 。 3） 轉換時間 為 100μs 4） 單個＋ 5V 電源供電 5） 模擬輸入電壓范圍 0～＋ 5V，不需零點和滿刻度校準。 （ 3） ADC0809 的內部邏輯結構 。 此時補償電橋對熱電偶回路的熱電勢沒有影響。 6）具有快速建立時 間和時鐘到輸出的外部寄存器 7）具有良好的軟件設計支持和布局布線能力 8．硬件原理圖 見附錄 A 系統(tǒng)軟件設計 1． CD4052 控制模塊 如圖 所示， CD4052 模塊用來控制四支熱電偶的選通， din 為四支熱電偶輸入。 s t 4s t 0s t 3 s t 2s t 1對 0 8 0 9 初 始 化L O C K : 0 1由 L O C K 信 號 所 存轉 換 好 的 數(shù) 據(jù)啟 動 A / D 轉 換采 樣 周 期 中 等 待E O C = ’ 1 ’ 正 在轉 換E O C = ’ 1 ’ 轉 換 結 束O E = ’ 1 ’數(shù) 據(jù) 輸 出 有 效 圖 ADC0809 采樣狀態(tài)圖 A L ES T A R TE O CO ED [ 7 . . 0 ]Z Z Z Z Z Z Z Z D A T A 圖 ADC0809 工作時序 用狀態(tài)機對 0809 進行采樣控制首先必須了解工作時序，然后作出狀態(tài)圖，最后寫出相應的 VHDL 代碼。 CLK:IN STD_LOGIC。LOCK0=LOCK。OE=39。 WHEN st3=ALE=39。139。 END PROCESS LATCH1。 七段顯示譯碼器是最為常見的顯示譯碼器，它可用于直接驅動七段數(shù)碼管。 WHEN1000=LED7S=0000000。 1．集成芯片 MAX6675 MAX6675 是美國 MAXIM 公司生產(chǎn)的帶有冷端溫度補償、線性校正、熱電偶斷線檢測等功能的 K 型熱電偶測量轉換電路 ， 其輸出 12 位二進制數(shù)字量。 WHEN0110=LED7S=0000010。因此，能直接驅動數(shù)字顯示器，或者能與顯示器配合起來使用。EVENT THEN REGL=D。139。 ELSE next_state=st2。LOCK=39。139。 USE 。 END if_m4arch。 4）靈活的內部連接：快速通道連續(xù)式布線結構帶來快速可測試的連線延時；具有可以用來實現(xiàn)快速加法器、計數(shù)器和比較器的專用進位鏈；具有實現(xiàn)高速、多輸入邏輯函數(shù)的專用級聯(lián)鏈；模仿三態(tài)功能可以實現(xiàn)內部三態(tài)總線；多達 6 個全局時鐘信號和4 個全局清除型號。電 橋由支流穩(wěn)壓電源供電。 Vcc：電源，單一＋ 5V。 5． A/D 轉換芯片 ADC0809 （ 1） 主要特性 ： 1） 8 路 8 位 A／ D 轉換器，即分辨率 8 位。 K 型熱電偶具有復現(xiàn)性好，產(chǎn)生的熱電 勢大，而且線性好，價格便宜等優(yōu)點；雖然測量精度偏低，但完全能滿足一般工業(yè)測量要求。 方案二： 如圖 所示 ，此總體方案主要基于 MAX6675 芯片設計而成。 內蒙古科技大學畢業(yè)設計說明書 (畢業(yè)論文 ) 10 1 2 M 晶 振A T 8 9 C 2 0 5 1D S 1 8 B 2 0復 位 電 路數(shù) 碼 管 顯 示D S 1 8 B 2 0報 警 電 路V c c4 . 7 k1 N 圖 多點溫度巡檢系統(tǒng) 測溫部分的電路 比較 簡單 ， 溫度信號由數(shù)字溫度傳感器 DS18B20 采集 ， 在其內部直接完成 A/D 轉換 ， 通過單總線輸出數(shù)字信號送入 AT89C2051 進行處理。 內蒙古科技大學畢業(yè)設計說明書 (畢業(yè)論文 ) 8 硬件測試 最后是將含有載入了設計的 FPGA 或 CPLD 的硬件系統(tǒng)進行統(tǒng)一測試，以便最終驗證設計項目在目標系統(tǒng)上的設計工作情況，以排除錯誤，改進設計。利用 HDL 綜合器對設計進行綜合是十分重要的一部，因為綜合過程將把軟件設計的 HDL 描述與硬件結構掛鉤，是將然間轉化為硬件電路的關鍵步驟，是文字描述與硬件實現(xiàn)的一座橋梁。 （ 2）由于 FPGA 中的編程數(shù)據(jù)存儲器是一個靜態(tài)隨即存儲器，斷電時數(shù)據(jù)將隨之丟失，因此，每次開始工作時都要重新安裝編程數(shù)據(jù)，并需要配備保存變成數(shù)據(jù)的EPROM。而利用計算機進行的單片機系統(tǒng)的開發(fā)，主要是軟件開發(fā)，在這個過程中只需程序編譯器就可以 了，綜合器和適配器是沒有必要的，其仿真過程是局部的且比較簡單。 第二階段從 70 年代開始 ， 隨著產(chǎn)業(yè)發(fā)展的迫切需要 ， 除了將 CAD 用于電路繪圖外 ，又增加了電路功能設計和結構設計 ， 通過網(wǎng)絡表將兩者結合在一起。例如：在冶金工業(yè)、化工生產(chǎn)、電力工程、造紙行業(yè)、機械制造和食品加工等諸多領域中，人們都需要對各類加熱爐、熱處理爐、反應爐和鍋爐中的溫度進行檢測和控制。 涉密論文按學校規(guī)定處理。除了文中特別加以標注引用的內容外，本論文不包含任何其他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。 關鍵詞： 熱電偶 ； 溫度巡檢儀 ； FPGA； 內蒙古科技大學畢業(yè)設計說明書 (畢業(yè)論文 ) V FPGAbased thermocouple temperature data logging devices design Abstract With the development of science and technology， The field of industrial control needs for realtime field data acquisition and control, for example, power plants, iron and steel plant, chemical industry production of large amounts of data, they also need to conduct onsite collection, and the temperature acquisition is an extremely important part of them. The topics needs the temperature of the technical requirements， I design a 4way Thermocouple Temperature Detector. The instrument can detect the four test points temperature， Can be widely used in industrial production and people39。再經(jīng)數(shù)字電路或 微處理器及外圍電路處理后輸出驅動顯示和記錄機構，周期性地采集被測信號。如上所述， EDA 就是利用計算機 ， 通過軟件方式的設計和測試 ， 達到對既定功能的硬件系統(tǒng)的設計和實現(xiàn)。 3． FPGA 結構的主要優(yōu)點有： （ 1） FPGA 中除了極少的幾個引腳以外，大部分引腳都與可編程的 IOB 相連，且均可根據(jù)要求設置成輸入或輸出。 波形圖輸入發(fā)則是將待設計的電路看成是一個黑盒子，只需告訴 EDA 工具黑盒子電路的輸入和輸出時序波形圖， EDA 工具即能根據(jù)此完成黑盒子電路的設計。但時序仿真的仿真文件必須來自針對具體器件的綜合器與適配器。就目前流行的 EDA 工具和 VHDL 綜合器而言 ， 將基于抽象的行為描述風格的 VHDL 程序綜合成為具體的 FPGA 和 CPLD 等目標器件的網(wǎng)表文件已不成問題。 D S 1 8 B 2 0D S 1 8 B 2 0A T 8 9 S 5 1L E D 1L E D 4L a b V I E WP C........ 圖 多路溫度巡回檢測系統(tǒng)框圖 總體方案選擇與設計 本設計選擇了基于 FPGA 的兩種方案。 此次設計用到 K 型熱電偶，即 鎳鉻鎳硅熱電偶 。 圖 高共模抑制比差動放大電路 內蒙古科技大學畢業(yè)設計說明書 (畢業(yè)論文 ) 16 為了提高輸入阻抗和降低失調電壓漂移，其最常用電路 如圖 所示 。 OE：數(shù)據(jù)輸出允許信號，輸入，高電平有效。當 OE輸入高電平時，輸出三態(tài)門打開，轉換結果的數(shù)字量輸出到數(shù)據(jù)總線上。 FLEX10K 還具有多個低失真時鐘，以及時鐘鎖定和時鐘自舉鎖相環(huán)電路，內部三態(tài)總線等特性。 ELSIF(sel=01)THEN yout=din(1)。 在一個完整的采樣周期中，狀態(tài)機中最先被啟動的是以 CLK 為敏感信號的時序進程，接著組合進