【正文】 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 34 7 結(jié)論及展望 本次設(shè)計(jì)實(shí)現(xiàn)了任務(wù)書中規(guī)定的要求，系統(tǒng)結(jié)構(gòu)包括：并串轉(zhuǎn)換器，曼徹斯特編碼器。 編譯完成后，然后開始新建波形文件。前面 3 位為同步字頭， 111000 為同步字頭。 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 25 圖 并串轉(zhuǎn)換 simulator tool 圖 并串轉(zhuǎn)換仿真結(jié)果 在圖 所示的圖中，仿真運(yùn)行之后就可以點(diǎn)擊 report 按鈕。下一步就是開始編譯，在編譯前要在 project navigator 框中點(diǎn)擊 p_to_s的右鍵 set as toplevel Entity。039。 bit_temp=39。139。event and clk =39。 Signal bit_temp: std_logic。 USE 。 end if。 datain:in std_logic_vector(15 downto 0)。 4. 能夠以 1553B 總線協(xié)議所要求的格式在總線中進(jìn)行 傳輸。完成一個(gè)消息的時(shí)間稱為消息時(shí)間 ，兩個(gè)消息之間的間隔稱為消息間隔時(shí)間，完成一個(gè)幀的時(shí)間稱為幀時(shí)間。除此以外，海軍的艦艇、潛水艇、陸軍的直升機(jī)和坦克，這些都用到了 1553B 總線協(xié)議；對(duì)商業(yè)領(lǐng)域來(lái)說，地鐵、產(chǎn)品制造生產(chǎn)線也已運(yùn)用到了該標(biāo)準(zhǔn)協(xié)議。 ●布局布線 根據(jù)連接網(wǎng)表文件，進(jìn)行布局布線的分析和優(yōu)化，完成 FPGA 器件內(nèi)、外的虛擬連接。 1987 年底， VHDL 被 IEEE 和 美國(guó)國(guó)防部 確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言 。目前 FPGA 的品種很多，有 XILINX 公司的 Virtex 系列、 TI 公司 的 TPC 系列、 ALTERA公司的 Stratix 系列等。 EDA 工具有多種途徑完成目標(biāo)系統(tǒng)的輸入，如 HDL 文本輸入方式、原理圖輸入方式、狀態(tài)圖輸入方式以及混合輸入方式等。其主要被歐美軍方用于軍事系統(tǒng)，在戰(zhàn)斗機(jī)、航天設(shè)備、驅(qū)逐艦等軍用設(shè)施上得到了非常多的運(yùn)用和實(shí)踐。本人授權(quán)南昌航空大學(xué)科技學(xué)院 可以將本論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫(kù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。 作者簽名： 日期： 年 月 日 導(dǎo)師簽名： 日期： 年 月 日 畢業(yè)設(shè)計(jì)（論文）任務(wù)書 I、畢業(yè)設(shè)計(jì) (論文 )題目： 基 于 FPGA 的曼徹斯特編碼器的設(shè)計(jì) II、畢 業(yè)設(shè)計(jì) (論文 )使用的原始資料 (數(shù)據(jù) )及設(shè)計(jì)技術(shù)要求： MILSTD1553B 是一種集中控制式、時(shí)分指令 /響應(yīng)型多路串行數(shù)據(jù)總線標(biāo)準(zhǔn)， 具有高可靠性和靈活性，已經(jīng)成為現(xiàn)代航空機(jī)載系統(tǒng)設(shè)備互聯(lián)的有效解決方案，廣泛 地應(yīng)用于飛機(jī)、艦船、坦克等武器平臺(tái)上，并且越來(lái)越多地應(yīng)用到民用領(lǐng)域。 作者簽名： 日 期： 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取得的研究成果。 第 1 周 第 3 周 :資料查找、方案論證、英文資料翻譯、開題報(bào)告撰寫。1553B 總線協(xié)議中對(duì)傳輸?shù)淖诸愋瓦M(jìn)行了規(guī)范和分類：分別是命令字、狀態(tài)字和數(shù)據(jù)字。 項(xiàng)目研究?jī)?nèi)容和任務(wù) 本項(xiàng)目主要研究 MILSTD1553B 上的曼徹斯特碼編碼器的軟件設(shè)計(jì)和實(shí)現(xiàn)。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array） 這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個(gè)部分 ，如圖 。 FPGA提供了一種“自頂向下 的全新的設(shè)計(jì)方法。目前，它在 中國(guó)的應(yīng)用多數(shù)是用在 FPGA/CPLD/EPLD 的設(shè)計(jì)中。 一、 1553B 的歷史發(fā)展與應(yīng)用 MILSTD1553B是一種在航空電子系統(tǒng)中廣泛運(yùn)用的總線協(xié)議，它的全稱是飛機(jī)內(nèi)部時(shí)分命令多路響應(yīng)數(shù)據(jù)總線，它的發(fā)展可以追溯到 1968年。采用這種編碼方式是因?yàn)檫m用于變壓器耦合，由于直接耦合不利于終端故障隔離，會(huì)因?yàn)橐粋€(gè)終端故障而造成整個(gè)總線網(wǎng)絡(luò)的完全癱瘓，所以其協(xié)議中明確指出不推薦使用直接耦合方式。它具有自同步能力和良好的抗干擾性能。當(dāng) sl信號(hào)高電平時(shí)就開始輸出當(dāng)前十六位并行數(shù)據(jù)。039。039。 輸入選擇信號(hào) Date_in: in std_logic。 odd_bit =39。 命令同步字產(chǎn)生 else tem_register=000111。 else tem_register(5 downto 1)=tem_register(4 downto 0)。 end if。輸入端口有時(shí)鐘信號(hào)、復(fù)位信號(hào)、輸入使能信號(hào)、串行輸入信號(hào)端、和編碼信號(hào)輸出端及輸出使能信號(hào)。 圖 添加端口對(duì)話框 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 24 圖 Node Finder 選擇對(duì)話框 在彈出的圖 框中點(diǎn)擊 list按鈕，再點(diǎn)擊》按鈕，最后點(diǎn) OK按鈕。選擇 File→ New命令或是單擊新建圖標(biāo)，在彈出的 New對(duì)話框中選擇 VHDL File選項(xiàng)，單擊 OK按鈕，如代碼輸入后如圖 所示。 在原理框圖文件的空白處，雙擊鼠標(biāo)左鍵，在彈出的 Symbol對(duì)話框中選擇Project→ encode模塊 ,如圖 所示。 圖 系統(tǒng)輸出結(jié)果分析圖 從上圖 中的結(jié)果可以看出一個(gè)字的長(zhǎng)度為 20 位， date_in 的兩個(gè)時(shí)鐘周期電平為一個(gè)數(shù)據(jù)比特，在 datain 中有十六位數(shù)據(jù)線。在接下來(lái)的工作中，我們還可以運(yùn)用類似的設(shè)計(jì)思路進(jìn)行曼碼解碼器的開發(fā)，使之成為完整的 1553B 協(xié)議曼徹斯特編 /解碼體系結(jié)構(gòu)。 圖 系統(tǒng)仿真結(jié)果 在點(diǎn)擊上圖的 report按鈕之后就會(huì)彈出系統(tǒng)的總體仿真結(jié)果。 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 30 圖 并串轉(zhuǎn)換器封裝創(chuàng)建結(jié)果 然后再新建原理圖文件。從圖中 q 端的結(jié)果可以讀出 q的輸出信號(hào)為 1101001110100110，所以并串轉(zhuǎn)換器滿足并串轉(zhuǎn)換的要求。如下圖 所示。 end behave。 對(duì)輸入數(shù)據(jù)進(jìn)行編碼 end if。039。139。 in_counter=39。 基準(zhǔn)時(shí)鐘信號(hào) ss : in std_logic。139。139。 圖 系統(tǒng)原理框圖 FPGA 系統(tǒng) 并串轉(zhuǎn)換模 塊 曼徹斯特編 碼 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 13 是 否 是 否 是 是 5 系統(tǒng)模塊設(shè)計(jì) 并串轉(zhuǎn)換器的設(shè)計(jì) 串并轉(zhuǎn)換主要工作是將 16位并行數(shù)據(jù)轉(zhuǎn)換為曼徹斯特能夠編碼的串行數(shù)據(jù)。 因而 這樣 防止 時(shí)鐘同步 的丟失，或來(lái)自低頻率位移在貧乏補(bǔ)償?shù)哪M鏈接位錯(cuò)誤。 1553B 總線曼徹斯特碼編碼器的主要功能就是把來(lái)自外部的并行二進(jìn)制數(shù)據(jù)轉(zhuǎn)化為 1553B 總線上傳輸?shù)拇行畔?，并且?duì)這些串行數(shù)據(jù)進(jìn)行曼徹斯特碼編碼，再加上同步頭和奇偶校驗(yàn)碼，使之成為能夠以 1553B 總線協(xié)議所要求的格式在總線中傳輸?shù)臄?shù)據(jù)。仿真的一般步驟如下： ● 新建波形編輯文件； ● 設(shè)置 仿真時(shí)間區(qū)域； ● 保存文件； 建立項(xiàng)目文件 建立設(shè)計(jì)文件 選芯片，映射管腳 編譯下載 文本輸入 原理圖輸入 軟件仿真 編譯綜合 實(shí)驗(yàn)成功 有錯(cuò) 有錯(cuò) 有錯(cuò) 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 7 ● 導(dǎo)入欲觀察的信號(hào)節(jié)點(diǎn)； ● 編輯激勵(lì)信號(hào)； ● 設(shè)置數(shù)據(jù)格式； ● 設(shè)置仿真器參數(shù)； ● 啟動(dòng)仿真和觀察仿真結(jié)果。它在 80 年代的后期出現(xiàn)。 這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。這些可編輯元件可以被用來(lái)實(shí)現(xiàn)一些基本的邏輯門 電路 （比如 AND、 OR、 XOR、 NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。曼徹斯特碼編碼器是 1553B 總線接口中最為重要的器件之一，它直接關(guān)系到總線數(shù)據(jù)能否嚴(yán)格按照 MILSID1553B 標(biāo)準(zhǔn)協(xié)議來(lái)進(jìn)行傳輸，是其三種類型字傳遞的門戶端口器件。其次是對(duì)其系統(tǒng)組成的介紹 ， 本次設(shè)計(jì)主要包括兩大部分，并串轉(zhuǎn)換器、曼徹斯特編碼器。 第 15 周 第 17 周 :歸總系統(tǒng)文檔，撰寫畢業(yè)論文。對(duì)本研究提供 過幫助和做出過貢獻(xiàn)的個(gè)人或集體，均已在文中作了明確的說明并表示了謝意。 1553B總線曼徹斯 特碼編碼器的主要功能就是把來(lái)自外部的并行二進(jìn)制數(shù)據(jù)轉(zhuǎn)化為 1553B總線上傳輸 的 串行信息，并且對(duì)這些串行數(shù)據(jù)進(jìn)行曼徹斯特碼編碼，再加上同步頭和奇偶效驗(yàn)位， 使之成為能夠以 1553B總線協(xié)議所要求的格式在總線中進(jìn)行傳輸。我國(guó)政府高度重視航空航天產(chǎn)業(yè)發(fā)展， “十二五”期間將進(jìn)一步加大政府支持力度，促進(jìn)航空航天產(chǎn)業(yè)快速發(fā)展。但是，由于該標(biāo)準(zhǔn)的核心技術(shù)為歐美公司所壟斷。將通過實(shí)例具體介紹基于 Quartus II 的 VHDL 文本輸入流 程，包括設(shè)計(jì)的輸入、綜合、適配、仿真測(cè)試和編程下載等。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 此后 VHDL 在電子設(shè)計(jì)領(lǐng)域得到了廣泛的認(rèn)可，并逐步取代了原有的非標(biāo)準(zhǔn)的 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 5 硬件描述語(yǔ)言。功能仿真驗(yàn)證電路功能是否符合設(shè)計(jì)要求；時(shí)序仿真包含了延時(shí)信息，能較好反映芯片的工作情況。每條消息最長(zhǎng)由 32個(gè)字組成，所有的字分為三類 :命令字、數(shù)據(jù)字和狀態(tài)字。 02 位 中間 318 位數(shù)據(jù)位 19 位 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 10 曼徹斯特編碼原理 曼徹斯特編碼 ， 也叫做相位編碼 (PE)，是一個(gè)同步時(shí)鐘編碼技術(shù)，被物理層使用來(lái)編碼一個(gè)同步位流的時(shí)鐘和數(shù)據(jù)。