【正文】 之前，我們先給出 DDS 的理想輸出頻譜。理想狀態(tài)時的 DDS 應(yīng)滿足以下三個條件： ROM 尋址的相位值沒有經(jīng)過舍位，即 B= NM =0； ROM 中所存儲的量化正弦幅度值用無限長的二進(jìn)制代碼來表示； 的分 辨率無窮大，并且 DAC 具有理想的數(shù)模轉(zhuǎn)換特性 [7]。 理想的 DDS 在頻率合成過程中不存在相位截斷誤差、幅度量化誤差和DAC 誤差，此時，整個 DDS 相當(dāng)于一個理想的采樣保持電路，其中 NCO 相當(dāng)于一個理想采樣器， DAC 則相當(dāng)于一個理想保持電路，其系統(tǒng)沖激 響應(yīng)為 ： else Tth c?????? 010 （ 2— 5） 因為輸入正弦信號 sin(2π tf0 )的頻譜分布是在 cf? 和 cf 兩個頻率點上的沖激，在經(jīng)過采樣之后所得到的頻譜是以采樣頻率 cf 為周期的原信號頻譜的周期重復(fù)。根據(jù) Nyquist采樣定理，采樣頻率 c? 必須大于兩倍的被采樣信號頻率 xx 大學(xué)學(xué)士學(xué)位論文 10 m? ，這樣才不會發(fā)生混疊現(xiàn)象而無法恢復(fù)原信號， DDS的最高輸出頻率 max0f 應(yīng)小于 cf /2。在實際中，由于鏡象頻率 cf — 0f 的存在，為了保證輸出頻率和鏡象頻率可以有效地分 開， DDS的輸出 max0f 一般只能等于 cf 的 30%40%。因此，在采樣頻率大于兩倍的被采樣信號帶寬時，在 [— cf /2, cf /2]頻帶內(nèi)并沒有引入新的頻率點。由 式 （ 2— 5） 可得 h(t)的頻譜 H(f)為 ： CfTjcc efTSaTfH ππ ???? )()( （ 2— 6） 式 （ 2— 6） 中 ， Sa(x)為取樣函數(shù) xxxSa /)sin()( ? 。時域卷積對應(yīng)頻域相乘，可見，理想 DAC只是改變信號輸出頻譜的幅度和相位，并不增加新的頻率點，因此，理想 DDS情況下輸出信號在 [0, cf /2]內(nèi)無雜散。 DDS 的雜散特 性分析 實際 DDS 不滿足理想 DDS 的條件，其輸出總是含有雜散的 ，如圖 23 所示。 幅 度頻 率 M H z0 3 0 6 09 0 1 2 0abcdefg 圖 23 DDS 的幅度量化過程 DDS的數(shù)字化處理技術(shù)體現(xiàn)了頻率分辨率高、輸出相位連續(xù)、頻率轉(zhuǎn)換時間短、便于集成可編程等優(yōu)越性能，但同時 DDS的全數(shù)字結(jié)構(gòu)也帶來了不利因素，豐富的雜散隨著主頻率一起輸出，使得降低雜散設(shè)計成為一個系統(tǒng)必須考慮的問題。 DDS的雜散噪聲來源主要有相位截斷誤差、幅度量化誤差和由 DAC轉(zhuǎn)換產(chǎn)生的誤差 [8]。 相位截斷產(chǎn)生的雜散 在 DDS技術(shù)中，為 了得到一定的頻率分辨率，通常相位控制字的位數(shù)取得很大。如果把相位累加器輸出的所有位數(shù)全部用來查詢正弦函數(shù)表，那正弦表的容量會非常的大。由式 cN ff ??? ?2min ，取較大的 N值，可以做到極高的頻率分辨率，實際中往往取相位累加器的寬度 N=32。比如，為了提高頻率分辨率，DDS器件 AD9953采用了 32bit頻率控制寄存器，因此其 N=32，正弦函數(shù)表的寬 xx 大學(xué)學(xué)士學(xué)位論文 11 度為 19bit，則 ROM表的所需容量為 ： )(101 5 3 9 6 0 7 5 5 1032 b it??? （ 2— 7） 如果 N位全部用來尋址 ROM，需要極大的存儲量，如此巨大的 ROM表容量在實際工作中難以實現(xiàn)。因此，常使用高 W位來尋址，舍去低的 B=NW位的相位截斷方法 。 AD9953在查表過程中，通常取相位累加器的高 17位作為索引，從而產(chǎn)生了相位截斷誤差，這種相位截斷是 DDS雜散的主要來源，即相位截斷誤差。因為 DDS的輸出通常都是正弦信號，因此它的相位截斷具有明顯的周期性，尤其是當(dāng)系統(tǒng)時鐘頻率是輸出正弦波頻率的整數(shù)倍時，這種周期性就更加明顯。這相當(dāng)于周期性 地引入了一個截斷誤差，最終的影響就是輸出信號帶有一定的諧波分量，表現(xiàn)在輸出的頻譜上就是會有雜散信號存在。 當(dāng)尋址 ROM的地址線只取相位累加器輸出地址線的高 W位，即舍棄了低B=NW位時，應(yīng)有 ： )22]2[2s in ()( NBBnKnS ??? π （ 2— 8） 其中 [x]表示對 x作不大于 x的取整運算。 式 （ 2— 8） 可表示為 ： )2 )(2s i n ()(N nnKnS ???? π （ 2— 9） 其中 ? (n)為相位截斷誤差 : BBB nKnKnKn 2m o d)(]2[2)( ???????? （ 2— 10） 通過對 S(n)展開運算可得 ： )22c o s (2 )(2)22s in ()( NNB nKnnKnS ????? πππ ? （ 2— 11） 式 （ 2— 11） 中的右邊第一項是信號頻譜的成分，而第二項則是雜散頻譜的來源。由相位截位引起的最大雜散 max? 為 ： dBNBNB )( a x ??? ?? （ 2— 12） 由此可見 ，舍位 B每減少一位，能對雜散性能改善約 6dB。舍位越少，雜散幅度就越小 ； 舍位越多，雜散幅度就越大 [9]。 由相位截斷的分析理論可知，在相位截斷情況下， DDS輸出頻譜中含有雜散分量，其根本原因在于相位截斷誤差 ? (n)是一個周期序列 。 如果能破壞 ? (n)的周期性，使截斷誤差 ? (n)序列變成隨機(jī)序列，就能夠?qū)⒂幸?guī)律的雜散分量變成隨機(jī)的相位噪聲，從而消除相位截斷引起的雜散。具體方法為 ： 相位累加器的輸出先與一個隨機(jī)數(shù)相加，然后用相加之和的高 W位作為地址去尋址 ROM，經(jīng)過加擾后的誤差序列將原來有規(guī)律的誤差序列 ? (n)轉(zhuǎn)換成為近似高斯分布的隨機(jī)序列，使原來的有規(guī)律的雜散分量轉(zhuǎn)換為隨機(jī)的相位噪聲。 xx 大學(xué)學(xué)士學(xué)位論文 12 幅度量化產(chǎn)生的雜散 正弦查詢表 ROM每個單元字長為 DBit位，即正弦信號幅度用 DBit的二進(jìn)制數(shù)來表示。一般來說， DDS數(shù)模轉(zhuǎn)換器 DAC幅度量化位數(shù)與 ROM單元字長相同，也為 DBit，顯然用 DBit來表示幅度值就必然存在幅度量化誤差。 幅度量化誤差在大多數(shù)情況下，每個相位對應(yīng)的幅度值都是一個無限小數(shù)，它并不能在 ROM中準(zhǔn)確地存儲，通常 ROM表的寬度越大，其存儲的數(shù)值就越接近真實值。與相位 截斷誤差類似，其結(jié)果也相當(dāng)于周期性地引入了一個量化誤差，并且當(dāng) DDS的系統(tǒng)時鐘頻率等于正弦波頻率的整數(shù)倍時，周期性更為明顯，因而最終也會帶來一定的諧波。幅度量化誤差，也可以認(rèn)為是 DDS中DAC分辨率不夠引起的誤差 [10]。 DAC 轉(zhuǎn)換誤差產(chǎn)生的雜散 DDS可在一定頻率范圍的系統(tǒng)時鐘下工作，當(dāng) DDS系統(tǒng)時鐘頻率選取較高時， DAC轉(zhuǎn)換誤差對 DDS輸出頻譜的影響也變得較大，這時 DAC轉(zhuǎn)換誤差引起的雜散信號電平會高于另外兩種主要雜散來源。 DAC對 DDS的影響可從兩方面來考慮 :一方面是理想 DAC特性對 DDS的影響，在 此過程中理想 DAC僅對信號頻譜的幅度和相位有所改變，在輸出上體現(xiàn)為滾降特性，并不引入其它頻率成分 。另一方面也是最主要的影響，是由于實際中的 DAC器件的非線性特性、瞬間毛刺等非理想轉(zhuǎn)換特性在輸出頻譜中產(chǎn)生了雜散。這里我們主要對 DAC的第二種影響進(jìn)行分析 [11]。 DAC的非線性是不可避免。 DAC的非線性分為差分非線性 (DNLDifferential Nonlinearity)和積分非線性 (INLintegral Nonlinearity)。由于 DNL和 INL的存在，使得查表所得 的幅度序列從 DAC的輸入到輸出要經(jīng)過一個非線性 的過程 .于是就會產(chǎn)生有用信號 0f 的諧波分量。又因為 DDS是一個采樣系統(tǒng)，所以這些諧波會以 cf 為周期搬移，這些諧波可表示為 ： 0fbfaf c ???? （ 2— 13） 其中 a 和 b為任意整數(shù)，當(dāng)諧波 f落到 Nyquist帶寬 [0, 0f /2]內(nèi)就會形成對系統(tǒng)有害的雜散頻率。 (glitch)引起的雜散 DAC的毛刺表示 DAC兩個輸出電平之間的暫態(tài)響應(yīng)的大小，通常以暫態(tài)響應(yīng)區(qū)域所決定的面積來表征。這種暫態(tài)響應(yīng)一般與數(shù)據(jù)位之間的時滯及器件內(nèi)部邏輯電路的傳輸延遲不等有關(guān)，這樣就會引起 DAC的輸出出現(xiàn)短暫的中間態(tài)，并可能在輸出譜中增加不必要的能量成分 .比如， DAC一般從 1變化到 0比從0 變化到 1 要快，如果數(shù)字量從 011111... 加到 100000...，將會出現(xiàn)中間態(tài)000000...， DAC的輸出在時域內(nèi)出現(xiàn)幅度較大而時間很短的尖峰，也就是毛刺，它在輸出頻譜中以雜散的形式表現(xiàn)出來 [12]。 DAC的設(shè)計對毛刺的大小有很大影響，設(shè)計時應(yīng)當(dāng)考慮上升沿、下降沿轉(zhuǎn) xx 大學(xué)學(xué)士學(xué)位論文 13 換速率的差別，采用去時滯及使內(nèi)部傳輸延遲匹配的寄存器，并使器件的主要位分段，這樣可使毛刺引起的雜散達(dá)到最小。 其他噪聲源帶來的雜散 DDS 雜散的來源，主要是前面闡述的三項，它們大多落在離主頻譜很近的地方，所以也是影響最大而又較難去除的雜散。此外，系統(tǒng)參考時鐘泄漏 、電源引起的噪聲干擾和外來電磁千擾等均可引起 DDS 雜散指標(biāo)的惡化，這些因素并非 DDS 固有雜散，可在系統(tǒng)中通過電路設(shè)計進(jìn)行優(yōu)化。所以在設(shè)計與 DDS相關(guān)的頻率合成器時，正確看待 DDS 的各項雜散，充分考慮各個器件對系統(tǒng)雜散的影響，是前期設(shè)計需要重點考慮的因素之一。 DDS 的優(yōu)點和不足 由于 DDS 采用了不同于傳統(tǒng)頻率合成方法的全數(shù)字結(jié)構(gòu)，所以 DDS 技術(shù)具有傳統(tǒng)信號合成方法所不具備的許多優(yōu)點： 輸出頻率帶寬為 50%fc(理論值 )。考慮到低通濾波器的特性和設(shè)計難度以及對輸出信號雜散的抑 制，實際的輸出頻率帶寬仍能達(dá)到 40%fc。 DDS 是一個開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得 DDS 的頻率轉(zhuǎn)換時間極短。事實上，在 DDS 的頻率控制字改變之后，需經(jīng)過一個時鐘周期之后按照新的相位增量累加，才能實現(xiàn)頻率的轉(zhuǎn)換。因此頻率轉(zhuǎn)換時間等于頻率控制字的傳輸時間，也就是一個時鐘周期的時間。時鐘頻率越高，轉(zhuǎn)換時間越短。 DDS 的頻率轉(zhuǎn)換時間可達(dá)納秒數(shù)量級，比使用其它的頻率合成方法都要短幾個數(shù)量級。 若時鐘 fc 的頻率不變， DDS 的頻率分辨率就是則相位累加器的 位數(shù) N 決定。只要增加相位累加器的位數(shù) N 即可獲得任意小的頻率分辨率。目前，大多數(shù) DDS 的頻率分辨率在 1Hz 數(shù)量級，甚至小于 1mHz。 改變 DDS 輸出頻率，實際上改變的每一個時鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號相位的連續(xù)性。 只要在 DDS 內(nèi)部加上相應(yīng)控制如調(diào)頻控制 FM、調(diào)相控制 PM 和調(diào)幅控制AM,即可以方便靈活地實現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生 FSK,PSK,ASK 和MSK 等信號。另外，只要在 DDS 的波形存儲器存放小同波形數(shù)據(jù)，就可以實現(xiàn)各種波形輸出，如三角波、鋸齒波和矩形波甚至是任意的波形。當(dāng) DDS 的波形存儲器分別存放正弦和余弦函數(shù)表時，既可得到正交的兩路輸出。 xx 大學(xué)學(xué)士學(xué)位論文 14 由于 DDS 中幾乎所有部件都屬于數(shù)字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當(dāng)靈活，因此性價比極高。 但是 DDS 也有其不足，主要是： 由于 DDS 內(nèi)部 DAC 和波形存儲器 (ROM)的工作速度限制，使得 DDS 輸出的最高頻有限。目前市場上采用 CMOS、 TTL、 RCL 工藝制作的 DDS 工藝片，工作頻率一般在幾十 MHz 至 400MHz 左右。采用 GaAs 工藝的 DDS 芯片工作頻率可達(dá) 2GHz 左右。 由于 DDS 采用全數(shù)字結(jié)構(gòu)，不可避免地引入了雜散。其來源主要有三個：相位累加器相位舍位誤差造成的雜散；幅度量化誤差 (由存儲器有限字長引起 )造成的雜散； DAC 非理想特性造成的雜散。 本章小結(jié) 在本章中，詳細(xì) 闡述 了 DDS 技術(shù)的原理和基本結(jié)構(gòu) ，并對 DDS 系統(tǒng)的頻譜進(jìn)行了分析，最后提出了 DDS 的優(yōu)缺點。 xx 大學(xué)學(xué)士學(xué)位論文 15 第 3章 信號發(fā)生器 系統(tǒng) 的 硬件設(shè)計 系統(tǒng)硬件總體設(shè)計 DDS諧波信號發(fā)生器主要可以分 為以下幾個部分：數(shù)字波形合成電路 、 數(shù)模轉(zhuǎn)換電路 、 幅度調(diào)節(jié)電路 、 功率放大電路 、 時鐘電路 、 電源電路 、 鍵盤輸入電路 和 LED顯示電路 。系統(tǒng)硬件結(jié)構(gòu)圖如圖 31 所示。 F P G A 芯 片時 鐘 電 路鍵 盤 輸 入電 源 電 路數(shù) 模 轉(zhuǎn) 換 功 率 放 大幅 度 調(diào) 節(jié)數(shù) 模 轉(zhuǎn) 換 功 率 放 大幅 度 調(diào) 節(jié)L E D 顯 示移 相