【正文】 共陽極數(shù)碼管的 8個發(fā)光二極管的陽極連接在一起，通常，公共陽極接高電平 (一般接電源 )，其它管腳接段驅(qū)動電路輸出端。 其中 Key1—Key8為控制頻率的按鍵， Key1—Key8是從低位到高位的控制鍵。選用 TI公司的 TPS70302電源管理芯片來設(shè)計電源模塊，該芯片具有兩路可調(diào)電壓輸出 Voutl和 Vout2，調(diào)節(jié)范圍為 — ， Voutl 輸出電流為 1A, Vout2 輸出電流為 2A, EP1C12Q240需要 ， THS5651A用 5V電壓供電，因此該芯片可以滿足要求，電源模塊電路連接圖如圖 36 所示。由于晶體自身的特性致使這兩個頻率的距離相當(dāng)接近，在這個極窄的頻率范圍內(nèi)，晶振等效為一個電感，所以只要晶振的兩端并聯(lián)上合適的電容它就會組成并聯(lián)諧振電路。 CC12為電源旁路和濾波電容。 R5 R5 C10組成負(fù)反饋網(wǎng)絡(luò)，適當(dāng)降低高頻增益，使得放大器頻響特性曲線平直。 C6：降低放大器在高頻端的增益帶寬，防止輸出晶體管的準(zhǔn)飽和振蕩。 諧波信號發(fā)生器功率放大模塊的電路原理圖如圖 35 所示。 20Hz—20KHz內(nèi)，失真度 (THD+噪聲 )僅為 %。28V時，連續(xù)平均輸出功率 60W； 當(dāng) 負(fù)載 為 8? ，Vcc=177。由于本設(shè)計要實現(xiàn)的是輸出信號的 頻率在音頻頻率 20Hz—20KHz范圍內(nèi)，故采用音頻功率放大器 LM3886擔(dān)任功率放大的任務(wù)。具體的電路連接如圖 34 所示。 MAX439控制的增益倍數(shù)與其外圍電路有關(guān)，通過對電位器的調(diào)節(jié)可以實現(xiàn)對信號輸出幅度的調(diào)節(jié)。 xx 大學(xué)學(xué)士學(xué)位論文 18 圖 33 THS5651A引腳圖 THS5651A各引腳功能定義 如 表 32 所示 。 xx 大學(xué)學(xué)士學(xué)位論文 17 圖 32 EP1C12Q240電路圖 數(shù)模 轉(zhuǎn)換電路 在 信號發(fā)生器 系統(tǒng)中， 數(shù)模 轉(zhuǎn)換器是至關(guān)重要的環(huán)節(jié)， 數(shù)模 轉(zhuǎn)換器的 精度將 直接影 響到系統(tǒng)的實用性 。 表 31 列出了 Cyclone 系列器件的性能特點： 表 31 Cyclone 系列器件特性 特性 EP1C3 EP1C6 EP1C12 EP1C20 邏輯單元 2910 5980 12060 20200 M4K Cyclone系列 FPGA器件基于 、 SRAM工藝制造，器件密度達(dá)到了 20200個邏輯單元，擁有 288K比特容量的片內(nèi) RAM，并提供了多個用來管理板級時鐘網(wǎng)絡(luò)的全功能鎖相環(huán)以及同工業(yè)標(biāo)準(zhǔn)外部存儲器件相連的專用 I/O接口。 FPGA 芯片 現(xiàn)場可編程邏輯器件 FPGA(Field Programmable Gates Array)是廣泛使用的超大規(guī)模和超高速的可編程邏輯器件，通過軟件實現(xiàn)硬件的功能，可反復(fù)擦除和編程，便于系統(tǒng)的維護(hù)和升級。 xx 大學(xué)學(xué)士學(xué)位論文 15 第 3章 信號發(fā)生器 系統(tǒng) 的 硬件設(shè)計 系統(tǒng)硬件總體設(shè)計 DDS諧波信號發(fā)生器主要可以分 為以下幾個部分：數(shù)字波形合成電路 、 數(shù)模轉(zhuǎn)換電路 、 幅度調(diào)節(jié)電路 、 功率放大電路 、 時鐘電路 、 電源電路 、 鍵盤輸入電路 和 LED顯示電路 。采用 GaAs 工藝的 DDS 芯片工作頻率可達(dá) 2GHz 左右。當(dāng) DDS 的波形存儲器分別存放正弦和余弦函數(shù)表時，既可得到正交的兩路輸出。目前，大多數(shù) DDS 的頻率分辨率在 1Hz 數(shù)量級，甚至小于 1mHz。時鐘頻率越高，轉(zhuǎn)換時間越短。考慮到低通濾波器的特性和設(shè)計難度以及對輸出信號雜散的抑 制，實際的輸出頻率帶寬仍能達(dá)到 40%fc。 其他噪聲源帶來的雜散 DDS 雜散的來源，主要是前面闡述的三項，它們大多落在離主頻譜很近的地方，所以也是影響最大而又較難去除的雜散。又因為 DDS是一個采樣系統(tǒng)，所以這些諧波會以 cf 為周期搬移，這些諧波可表示為 ： 0fbfaf c ???? （ 2— 13） 其中 a 和 b為任意整數(shù)，當(dāng)諧波 f落到 Nyquist帶寬 [0, 0f /2]內(nèi)就會形成對系統(tǒng)有害的雜散頻率。這里我們主要對 DAC的第二種影響進(jìn)行分析 [11]。幅度量化誤差，也可以認(rèn)為是 DDS中DAC分辨率不夠引起的誤差 [10]。 xx 大學(xué)學(xué)士學(xué)位論文 12 幅度量化產(chǎn)生的雜散 正弦查詢表 ROM每個單元字長為 DBit位，即正弦信號幅度用 DBit的二進(jìn)制數(shù)來表示。舍位越少，雜散幅度就越小 ； 舍位越多，雜散幅度就越大 [9]。這相當(dāng)于周期性 地引入了一個截斷誤差，最終的影響就是輸出信號帶有一定的諧波分量，表現(xiàn)在輸出的頻譜上就是會有雜散信號存在。比如，為了提高頻率分辨率，DDS器件 AD9953采用了 32bit頻率控制寄存器，因此其 N=32，正弦函數(shù)表的寬 xx 大學(xué)學(xué)士學(xué)位論文 11 度為 19bit，則 ROM表的所需容量為 ： )(101 5 3 9 6 0 7 5 5 1032 b it??? （ 2— 7） 如果 N位全部用來尋址 ROM，需要極大的存儲量，如此巨大的 ROM表容量在實際工作中難以實現(xiàn)。 DDS的雜散噪聲來源主要有相位截斷誤差、幅度量化誤差和由 DAC轉(zhuǎn)換產(chǎn)生的誤差 [8]。由 式 （ 2— 5） 可得 h(t)的頻譜 H(f)為 ： CfTjcc efTSaTfH ππ ???? )()( （ 2— 6） 式 （ 2— 6） 中 ， Sa(x)為取樣函數(shù) xxxSa /)sin()( ? 。 理想的 DDS 在頻率合成過程中不存在相位截斷誤差、幅度量化誤差和DAC 誤差，此時，整個 DDS 相當(dāng)于一個理想的采樣保持電路，其中 NCO 相當(dāng)于一個理想采樣器， DAC 則相當(dāng)于一個理想保持電路，其系統(tǒng)沖激 響應(yīng)為 ： else Tth c?????? 010 （ 2— 5） 因為輸入正弦信號 sin(2π tf0 )的頻譜分布是在 cf? 和 cf 兩個頻率點上的沖激，在經(jīng)過采樣之后所得到的頻譜是以采樣頻率 cf 為周期的原信號頻譜的周期重復(fù)。同時， DDS也非常易于實現(xiàn)如 PSK、 FSK等高精度的數(shù)字調(diào)制和正交調(diào)制。 在 DDS中，一個頻率的建立時間通常取決于濾波器的帶寬。 (DAC) 數(shù)模轉(zhuǎn)換器的作用是將數(shù)字形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬形式信號。 可以看出， ROM的存儲量為 Mm?2 比特，其中 m為相位累加器的輸出位數(shù)， M為 ROM的輸出位數(shù)。 (PD) xx 大學(xué)學(xué)士學(xué)位論文 8 相位累加器是 DDS最基本的組成部分，用于實現(xiàn)相位的累加并存儲其累加結(jié)果。正弦查詢表中以二進(jìn)制數(shù)形式存入用系統(tǒng)時鐘對正弦信號進(jìn)行采樣所得的樣值點，可見只需改變查詢表內(nèi)容就可 實現(xiàn)不同的波形輸出?？梢钥闯?： 該相位累加器平均每 N2 /K個時鐘周期溢出一次 [4]。框圖中的電路，除了濾波器外，全用數(shù)字集成電路實現(xiàn)，其中關(guān)鍵的問題是使相位增量與參考時鐘精確地同步。所以，對正弦信號沿相位軸方向等間隔取樣，就得到該信號的抽樣序列，并將取樣值用二進(jìn)制數(shù)表示。 DDS 的基本原理 直接數(shù)字頻率合成技術(shù)是從相位概念出發(fā)，直接對參考正弦信號進(jìn)行抽樣 ，得到不同的相位，通過數(shù)字計算技術(shù)產(chǎn)生對應(yīng)的電壓幅度，最后濾波平滑輸出所需頻率。最后對設(shè)計結(jié)果進(jìn)行了測試 。 論文主要研究內(nèi)容 本文主要的研究內(nèi)容是設(shè)計一個基于 DDS 的數(shù)字移相信號發(fā)生器。在用 FPGA設(shè)計的過程中，整個流程都采用系統(tǒng)時鐘 clk產(chǎn)生和控制，所以其各個部分的時序和同步性需要認(rèn)真對待，還有考慮到加法器以及乘法器等對資源的使用情況，進(jìn)位鏈或流水線技術(shù)都可以考慮進(jìn)行利用。設(shè)計中的 DDS電路采用 VHDL硬件描述語言來實現(xiàn)，采用 VHDL語言設(shè)計的模塊以后可以方便的進(jìn)行修改、擴(kuò)展和移植到不同的 FPGA芯片中 [3]。 RAM塊通過高性能的輸入存儲模塊，這樣既節(jié)省了 FPGA中的邏輯單元，又利用 了 FPGA的只能用于生成存儲模塊的 RAM塊，并提高了性能。 在整個 DDS系統(tǒng)數(shù)字部分中，最關(guān)鍵的就是相位累加器的設(shè)計 。 FPGA 在 DDS 技術(shù)實現(xiàn) 近年來現(xiàn)場可編程門陣列 (FGPA)技術(shù)得到了迅速的發(fā)展和廣泛的應(yīng)用，其資源容量、工作頻率以及集成度都得到了極大的提高，使得利用 FPGA實現(xiàn)某些專用數(shù)字集成電路得到了大家的關(guān)注，而基于 FPGA實現(xiàn)的直接數(shù)字頻率合成器則更具其優(yōu)點，有著靈活的接口和控制方式、較短的轉(zhuǎn)換時間、較寬的帶寬、以及相位連續(xù)變化和頻率分辨率較高等優(yōu)點，其也為設(shè)計者在此基礎(chǔ)之上實現(xiàn)電路集成提供了另一種方法 。 自從 DDS技術(shù)誕生以來，發(fā)達(dá)國家一直沒有放棄該技術(shù)及其應(yīng)用的研究，出現(xiàn)了一序列高性能的產(chǎn)品。大容量的 ROM不但面積大，功耗大，不易大規(guī)模集成化，且 xx 大學(xué)學(xué)士學(xué)位論文 4 轉(zhuǎn)換速度也受到限制。 目前，國內(nèi)的 DDS設(shè)計都是基于 ROM查表實現(xiàn)的。 這些性能特點有些是直接模擬合成器和鎖相式頻率合成器所不具備的，使得直接頻率合成器在高速通信系統(tǒng)中得以廣泛應(yīng)用。 第三代直接數(shù)字 頻率合成器 ， 隨著數(shù)字信號處理和微電子技術(shù)的發(fā)展，頻率合成領(lǐng)域在 70年代誕生了一種革命性的頻率合成技術(shù)，那就是直接數(shù)字頻率合成技術(shù) (DDS或 DDFS )，它的出現(xiàn)標(biāo)志著第三代頻率合成技術(shù)的出現(xiàn)。主要由鑒相器、分頻器、壓控振蕩器和濾波器組成。直接模擬式合成是由一個高穩(wěn)定、高純度的晶體參考頻率源，通過倍頻器、分頻器、混頻器，對頻率進(jìn)行加、減、乘、除運算，得到各種所需頻率。頻率合成器的應(yīng)用范圍也越來越廣泛，對信號源的性能要求也越來越高，要求信號源的頻率穩(wěn)定度、準(zhǔn)確度及分辨率要高，以適應(yīng)各種高精度的測量，為了滿足這種高的要求，各國都在研制一 種 頻率合成信號源，這種信號源一般都是由一個高穩(wěn)定度和高準(zhǔn)確度的標(biāo)準(zhǔn)參考頻率源，采用鎖相技術(shù)產(chǎn)生千百萬個具有同一穩(wěn)定度和準(zhǔn)確度的頻率信號源，為了達(dá)到高的分辨率往往要采用多個鎖相環(huán)和小數(shù)分頻技術(shù)。 頻率合成技術(shù) 頻率合成技術(shù)概述 頻率合成技術(shù)指的是由一個或者多個具有高穩(wěn)定度和高精確度的頻率參考源，通過在頻率域中的線性運 算得到具有同樣穩(wěn)定度和精確度的大量的離散頻率的 技術(shù)。以上存在的問題都需解決。該設(shè)計主要采用 ARM7TDMI處理器芯片 S3C4510B和 MAX038(高頻函數(shù)發(fā)生器 )芯片組成。而隨著單片機(jī)技術(shù)的成熟和 ARM(Advanced RISC Machines)處理器技術(shù)的發(fā)展，為數(shù)字信號發(fā)生器的設(shè)計又多了一種實現(xiàn)方式。軟件控制波形的一個最大缺點就是輸出波形的頻率低，這主要是由 CPU的工作速度決定的，如果想提高頻率可以改進(jìn)軟件程序減少其執(zhí)行周期時間或提高 CPU的時鐘周期，但這些辦法是有限度的，根本的辦法還是要改進(jìn)硬件電路 [2]。直到 1964年才出現(xiàn)第一臺全晶體管的信號發(fā)生器。 信號發(fā)生器是一種最悠久的測量儀器，早在 20年代電子設(shè)備剛出現(xiàn)時它就產(chǎn)生了。 最后 完成了軟件和硬件的設(shè)計和調(diào)試 ， 對實驗樣機(jī)進(jìn)行了測試，結(jié)果顯示的數(shù)據(jù)基本能夠達(dá)到輸出 頻率變化范圍在 —，輸出幅度為 — 設(shè)計要求 。 本文 首先 對信號發(fā)生 器以及 DDS的發(fā)展和現(xiàn)狀進(jìn)行了歸納敘述。 xx 大學(xué)學(xué)士學(xué)位論文 I 基于 DDS 的數(shù)字移相信號發(fā)生器 摘要 頻率源是雷達(dá)、通信、電子對抗與電子系統(tǒng)實現(xiàn)高性能指標(biāo)的關(guān)鍵，很多現(xiàn)代電子設(shè)備和系統(tǒng)的功能都直接依賴于所用頻率源的性能，因此頻率源被人們喻為眾多電子系統(tǒng)的 “心臟 ”。 其次 對 DDS的原理及其輸出信號的性能進(jìn)行了分析。 關(guān)鍵詞 直接數(shù)字頻率合成器 ； 信號發(fā)生器 ； 現(xiàn)場可編程門陣列 xx 大學(xué)學(xué)士學(xué)位論文 II Digital Phase Shifter Signal Generator Base on DDS Abstract The frequency source is the radar, the correspondence， the electronic countermeasure and the electronic system realization high performance target key, the very many modem electronic installation and the system function all directly relies on in uses the frequency source the performance， therefore the frequency source is explained by the people for the multitudinous electronic system” the heart”． But the high performance frequency source realizes now through the direct digital frequency