【正文】 volatile ulong idata D_bjz。在動(dòng)手方面，例如所需要的元器件他都能夠幫我解決，給我動(dòng) 手制作帶來(lái)了很大的便利。為此，還要進(jìn)一步改善。 圖 52 圖 53 在本電路中通過(guò)內(nèi)部自帶的比較器，產(chǎn)生的方波經(jīng)過(guò)測(cè)試，在低頻段輸出波形較好如圖 54所示； 如果頻率低于 100Hz 時(shí)，由于示波器的原因，波形有點(diǎn)變形 ， 如圖 55所示； 但大于 3MHz 時(shí)輸出頻率開(kāi)始失真如圖 56所示。 、實(shí)物圖片 實(shí)物整體結(jié)構(gòu)圖，如圖 4— 2— 1 所示： 圖 4— 2— 1 32 舉例說(shuō)明，定頻模式下界面的顯示如圖 4— 2— 2所示： 圖 4— 2— 2 五 、 設(shè)計(jì)調(diào)試與驗(yàn)證 、調(diào)試報(bào)告 設(shè)計(jì)完成之后，就進(jìn)行測(cè)試與驗(yàn)證，下面主要對(duì)波形的頻率范圍，輸出電壓的峰峰值指標(biāo)，信號(hào) 頻率誤差 等進(jìn)行測(cè)試 與驗(yàn)證。 掃頻模式 所謂掃頻模式，就是在設(shè)定的初始、終止頻率范圍內(nèi)，按照所設(shè)定的時(shí)間和增量循環(huán)輸出相應(yīng)的 頻率 ； 在掃頻模式中，主要設(shè)有初始頻率、終止頻率以及掃描時(shí)間，除了這些還有步進(jìn)值和掃頻增量的設(shè)定，由 于液晶界面大小有限，所以把這兩個(gè)放在另一個(gè)界面上，在掃頻初始界面上有一個(gè)中間按鈕，可通過(guò)這個(gè)中間按鈕進(jìn)入次界面，操作的方法是當(dāng)光標(biāo)在這個(gè)按鈕上閃爍時(shí)，按下 S1 即可進(jìn)入，返回時(shí)也是 采用這種方法 ， 對(duì)于掃頻界面上的設(shè)定和定頻界面上設(shè)定的方法一樣，可先設(shè)定步進(jìn)值和掃頻增量，然后再設(shè)定初始頻率和終止頻率，最后設(shè)置 31 一下掃描時(shí)間，并按下 S1即可進(jìn)行掃頻 。 30 四、 實(shí)物的 使用說(shuō)明 、使用說(shuō)明 實(shí)物的使用主要是通過(guò)按鍵進(jìn)行操作的，本電路中共設(shè)置了 5個(gè)獨(dú)立式鍵盤(pán)，分別為 S1（功能鍵）、 S2（上切鍵）、 S3（下切鍵）、 S4（加號(hào)鍵）、 S5（減號(hào)鍵）。 while(!s1)。 if(s1==0) { Delay1ms(2)。 基于 DDS 信號(hào)發(fā)生器的設(shè)計(jì) 29 if(T_Freq20210000) T_Freq=1000。 while(!s1)。 if(s1==0) { Delay1ms(2)。 TL0=(65536Sn)%256。TT=0。 while(!s1)。 } if(s1==0) { Delay1ms(2)。 if(D_FS==0) Set_Freq(0)。 //顯示清屏 Delay1ms(600)。 //顯示清屏 Delay1ms(600)。 //顯示清屏 Delay1ms(600)。y++) WriteDataLCD(*DData++)。 WriteCommandLCD((0x80+i),1)。i+=8) //分兩屏，上半屏和下半屏，因?yàn)槠?始地址不同，需要分開(kāi) { for(x=0。 } } } //圖形顯示 void DisplayImage(uchar code *DData) { unsigned char x,y,i。 //發(fā)送地址碼 基于 DDS 信號(hào)發(fā)生器的設(shè)計(jì) 26 while (DData[ListLength]=0x20) //若到達(dá)字串尾則退出 { if (X = 0x0F) //X坐標(biāo)應(yīng)小于 0xF { WriteDataLCD(DData[ListLength])。break。break。 if(Y4) Y=4。 // 顯示開(kāi)及光標(biāo)設(shè)置 } //按指定位置顯示一串字符 void DisplayListChar(uchar X, uchar Y, uchar code *DData) { uchar ListLength,X2。 // 顯示光標(biāo)移動(dòng)設(shè)置，游標(biāo)右移 WriteCommandLCD(0x0C,1)。 return(LCD_Data)。 LCD_E = 0。 _nop_()。 LCD_RW = 0。 _nop_()。 LCD_RW = 0。 //檢測(cè)忙信號(hào) LCD_E = 0。 LCD_RW = 1。j120。 void Delay1ms(int t) //1毫秒延時(shí)子函數(shù) { int i,j。 Parallel_AD9851()。0xff。 W3=(uchar)DDS_Freqamp。 // SYSCLK = 180 MHz // DDS_Freq = (unsigned long)(*Freqency)。//字裝入信號(hào)，上升沿有效 DDS_WK=0。_nop_()。//字裝入信號(hào)，上升沿有效 DDS_WK=0。_nop_()。//字裝入信號(hào)，上升沿有效 DDS_WK=0。_nop_()。//字裝入信號(hào)，上升沿有效 DDS_WK=0。_nop_()。//字裝入信號(hào)，上升沿有效 DDS_WK=0。_nop_()。 _nop_()。以下即為 AD9851的實(shí)用程序： AD9851 初始復(fù)位子函數(shù)，如下所示： void DDS_Rest() { DDS_WK=0。 該信號(hào)發(fā)生器 主要有三點(diǎn)不足，一、所有的輸入、輸出接口都是采用的排針，使得連接不方便；二、 AD9851 輸出端采用的橢圓低通濾波器，濾波的效果不明顯；三、輸出波形的幅度隨著頻率的變化而變化，輸出幅度不穩(wěn)定。 電 路如下 圖 所示： Header 2014P6USBD1DIODEST1 R121KF1LED+5V22uFC25104C2612P7 +5V 、通信模 塊 由于所用的 單 片機(jī) 為 LQFP 封 裝 ，所以在下 載 程序的 時(shí) 候，本 電 路中使用了基于 DDS 信號(hào)發(fā)生器的設(shè)計(jì) 20 串口下 載 ，因 為計(jì) 算機(jī)上的 電平為 232 電平 ，而本 電 路中所用的是 TTL 電平 ，所以在 進(jìn) 行通信 時(shí) 需要一 電平轉(zhuǎn)換電 路， 電 路中使用 MAX232 芯片及其 電 容構(gòu)成一個(gè)轉(zhuǎn)換電 路，如下 圖 所示： C1+1VDD2C13C2+4C25VEE6T2OUT7R2IN8R2OUT9T2IN10T1IN11R1OUT12R1IN13T1OUT14GND15VCC16U4MAX232EPE10uFC1810uFC2010uFC1710uF C24RDTD+5VGND12345 6789J1J_232 、本章小結(jié) 本章主要針對(duì)于硬件電路的設(shè)計(jì)，通過(guò)各個(gè)子模塊來(lái)闡述硬件電路的原理。C6=14PF。C2=。 將 上述元器件取 為標(biāo)稱 值， 則 Ll=。在 AD 公司AD9851 的 數(shù) 據(jù)手 冊(cè) 上提供了一 個(gè) 截止 頻 率 為 70MHz 的 橢圓 低通 濾 波器，其 電 路圖 如 圖 24所示。這個(gè) 指令不改 變DDRAM 的 內(nèi) 容 功能 設(shè) 定 0 0 0 0 1 DL X RE X X DL=0/1： 4/8位 數(shù) 據(jù) RE=1: 擴(kuò) 充指令操作 RE=0: 基本指令操作 設(shè) 定CGRAM 地址 0 0 0 1 AC5 AC4 AC3 AC2 AC1 AC0 設(shè) 定 CGRAM 地址 設(shè) 定DDRAM 地址 0 0 1 0 AC5 AC4 AC3 AC2 AC1 AC0 設(shè) 定 DDRAM 地址（ 顯 示位址） 第一行： 80H－ 87H 第二行： 90H－ 97H 讀 取忙標(biāo)志和地址 0 1 BF AC6 AC5 AC4 AC3 AC2 AC1 AC0 讀 取 忙標(biāo) 志 (BF)可以確 認(rèn)內(nèi)部 動(dòng) 作是否完成 ,同 時(shí) 可以 讀出地 址計(jì)數(shù)器 (AC)的值 基于 DDS 信號(hào)發(fā)生器的設(shè)計(jì) 16 寫(xiě)數(shù)據(jù)到RAM 1 0 數(shù) 據(jù) 將數(shù) 據(jù) D7—— D0 寫(xiě) 入到 內(nèi) 部的 RAM (DDRAM/CGRAM/IRAM/GRAM) 讀 出RAM 的值 1 1 數(shù) 據(jù) 從內(nèi) 部 RAM 讀 取 數(shù) 據(jù) D7——D0 (DDRAM/CGRAM/IRAM/GRAM) 指令表 2：（ RE=1： 擴(kuò) 充指令） 指 指 令 碼 功 能 令 RS R/W D7 D6 D5 D4 D3 D2 D1 D0 待命 模式 0 0 0 0 0 0 0 0 0 1 進(jìn) 入待命模式 ,執(zhí) 行其它指令都棵 終止 待命模式 卷 動(dòng)地 址開(kāi)關(guān)開(kāi)啟 0 0 0 0 0 0 0 0 1 SR SR=1： 允許輸 入垂直卷動(dòng)地 址 SR=0： 允許輸 入 IRAM和CGRAM地址 反白 選擇 0 0 0 0 0 0 0 1 R1 R0 選擇 2 行中的任一行作反白 顯 示，并可 決定 反白與否。 ● 地址計(jì)數(shù)器 AC 地 址計(jì)數(shù)器 是用 來(lái)貯 存 DDRAM/CGRAM 之一的地址 ,它可由 設(shè) 定指令 緩 存器 來(lái)改 變 ，之后只要 讀 取或是 寫(xiě) 入 DDRAM/CGRAM 的值 時(shí) ，地 址計(jì)數(shù)器 的值就 會(huì) 自 動(dòng) 加一， 當(dāng) RS 為 “ 0” 時(shí) 而 R/W 為 “ 1” 時(shí) ， 地址計(jì)數(shù)器 的值 會(huì)被讀 取到 DB6—— DB0中。 DFF=1 為開(kāi)顯 示（ DISPLAY ON),DDRAM 的 內(nèi) 容就 顯 示在屏幕上， DFF=0 為關(guān)顯 示（ DISPLAY OFF)。以上即 為 STC89C52 的引 腳 在本 電 路中的使用分配情 況 。 圖 6 即 為AD9851 控制字并行 輸 入 時(shí) 序。 還 有在使用中 數(shù) 據(jù) 線 、 電 源等接反或接 錯(cuò) 都很容易 損 壞芯片。 IOUT： 內(nèi) 部 DAC 輸 出端。 VINN： 內(nèi) 部比 較 器的 負(fù) 向 輸 入端。 DVDD： 數(shù) 字 電 源 (+5Ｖ )。在直接方式中， 輸 入 頻 率即是系 統(tǒng)時(shí)鐘 ；在 6 倍 參考時(shí)鐘 倍乘器方式，系 統(tǒng)時(shí)鐘為 倍 乘器輸 出。 WCLK：字 裝入 信 號(hào) ，上升沿有效。 、 AD9851 的原理 AD9851 可以 產(chǎn) 生一 個(gè)頻譜純凈 、 頻 率和相位都可 編 程控制且 穩(wěn) 定性很好的模 擬 正弦波， 這個(gè)正 弦波能 夠 直接作 為基 準(zhǔn)信 號(hào) 源，或通 過(guò)其內(nèi) 部高速比 較 器 轉(zhuǎn)換 成 標(biāo) 準(zhǔn)方波 輸 出，作 為靈 敏 時(shí)鐘發(fā) 生器 來(lái) 使用。 AD9851 相 對(duì) 于 AD9850 的 內(nèi)部結(jié) 構(gòu)，只是多了一 個(gè) 6 倍 參考時(shí)鐘 倍乘器， 當(dāng) 系 統(tǒng)時(shí)鐘為 180MHz 時(shí) ，在 參考時(shí)鐘輸 入端，只 需輸 入 30MHz 的 參考時(shí)鐘 即可。 當(dāng) ＤＤＳ的波形 內(nèi) 存分 別 存放正弦和余弦函 數(shù)表時(shí) ，既可得到 正交的 兩 路 輸 出。目前，大多 數(shù) ＤＤＳ的分辨率在１Ｈｚ 數(shù) 量 級(jí) ， 許 多小于１ｍＨｚ甚至更小。 時(shí)鐘頻 率越高， 轉(zhuǎn)換時(shí)間 越短。但考 慮 到低通 濾 波器的特性和 設(shè)計(jì)難度以及 對(duì)輸 出信 號(hào)雜 散的抑制， 實(shí)際 的 輸 出 頻 率 帶寬 仍能 達(dá) 到４０％ｆ s。波形 內(nèi) 存的 輸 出送到Ｄ／ Ａ轉(zhuǎn)換 器，Ｄ／ Ａ轉(zhuǎn)換 器 將數(shù) 字量形式的波形幅值 轉(zhuǎn)換 成所要求合成 頻 率的模 擬 量形式信 號(hào) 。累加寄存器 將 加法器在上一 個(gè)時(shí)鐘脈沖 作用后所 產(chǎn) 生的新相位 數(shù) 據(jù)回 饋 到加法器的 輸 入端，以使加法器在下一 個(gè)時(shí)鐘脈沖的作用下 繼續(xù) 與 頻 率控制字相加。 、 AD9851為 核心的 DDS模 塊 、ＤＤＳ基本原理及性能特 點(diǎn) ＤＤＳ的基本原理是利用采 樣 定理，通 過(guò) 查表法 產(chǎn) 生波形。另一方面， 對(duì) 液晶 LCD12864 進(jìn) 行控制，通 過(guò)菜 單 的模式， 選擇 所需要的 頻 率 輸 出方式。其 輸 出的 頻 率、幅度 均可調(diào) ，精度高，分辨率低等一系列優(yōu) 點(diǎn)將是 本 設(shè)計(jì) 方案的不二之 選 。 AD9851 內(nèi) 部的控制字寄存器首先寄存 來(lái) 自外部的 頻 率、相位控制字，相位累加器接 收來(lái) 自控制字寄存器的 數(shù) 據(jù)后， 決定 最 終輸 出信 號(hào)頻 率和相位的范 圍 及精度．然后再 經(jīng)過(guò)內(nèi) 部 D/A 轉(zhuǎn)換 器，得到最 終 的 數(shù) 字合成信 號(hào) 。能精密地 產(chǎn) 生三角波、 鋸齒波 、矩形波（含方波）、正弦波信 號(hào) 。 方案二：采用低 溫 漂、低失真、高 線 性 單 片 壓 控函 數(shù)發(fā) 生器 ICL8038， 產(chǎn) 生頻 率（ ～ 300KHZ）可 變 的正弦波、三角波、方波及 數(shù) 控 頻 率 調(diào) 整。能夠產(chǎn)生多種波形 ,如三角波、鋸齒波、矩形波（含方波）、正弦波的電路