【正文】 字節(jié)可編程閃爍存儲(chǔ)器 ； 壽命：1000 寫 /擦循環(huán) ； 數(shù)據(jù)保留時(shí)間 10 年 ； 全靜態(tài)工作 ： 0Hz24MHz； 三級(jí)程序存儲(chǔ)器鎖定 ； 1288 位內(nèi)部 RAM； 32 可編程 I/O 線 ； 兩個(gè) 16位定時(shí)器 /計(jì)數(shù)器 ； 5 個(gè)中斷源 ； 可編程串行通道 ； 低功耗的閑置和掉電模式 ； 片內(nèi)振蕩器和時(shí)鐘電路 管腳說(shuō)明 ： VCC：供電電壓。 P0 口 ： P0 口為一個(gè) 8 位漏級(jí)開路雙向 I/O 口，每腳可吸收 8TTL門電流。 P0 能 夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù) /地址的第八位。 P1 口 ： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。在 FLASH 編程和校驗(yàn)時(shí)， P1 口作為第八位地址接收。并因此作為輸入時(shí)， P2 口的管腳被外部拉低，將輸出電流。 P2 口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出地址的高八位。 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào) 。當(dāng) P3 口寫入 “1”后， 它們被內(nèi)部上拉為高電平，并用作輸入。 P3 口也可作為 AT89C51 的一些特殊功能口， 口管腳備選功能 ： P RXD（串行輸入口） ； TXD（串行輸出口） ； /INT0（外部中斷 0） ； /INT1（外部中斷 1） ； T0（記時(shí)器 0 外部輸入） ； T1（記時(shí)器 1 外部輸入） ； /WR（外部數(shù)據(jù)存儲(chǔ)器寫選通） ； /RD（外部數(shù)據(jù)存儲(chǔ)器讀選通） ； P3 口同時(shí)為閃爍編程和編程校驗(yàn)接收一些控制 信號(hào)。當(dāng)振蕩器復(fù)位器件時(shí)，要保持 RST 腳兩個(gè)機(jī)器周期的高電平時(shí)間。在 FLASH 編程期間，此引腳用于輸入編程脈沖。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。 另外，該引腳被略微拉高。 PSEN：外部程序存儲(chǔ)器的選通信號(hào)。但在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 /PSEN 信號(hào)將不出現(xiàn)。注意加密方式 1 時(shí)， /EA將內(nèi)部鎖定為 RESET；當(dāng) /EA 端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。 振蕩器特性 ： XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。石晶振蕩和陶瓷振蕩均可采用。有余輸入至內(nèi)部時(shí)鐘信號(hào)要通過(guò)一個(gè)二分頻觸發(fā)器，因此對(duì)外部時(shí)鐘信號(hào)的脈寬無(wú)任何要求，但必須保證脈沖的高低電平要求的寬度。 引腳功能： 1A11A4,2A12A4： 輸入端 。1G： 1Y11Y4 輸出控制，低電平有效，高電平高阻 。 GND：地 。 圖 43 功能管腳 （ 3） 數(shù)碼管按段數(shù)分為七段數(shù)碼管和八段數(shù)碼管，八段數(shù)碼管比七段數(shù)碼管多一個(gè)發(fā)光二極管單元（多一個(gè)小數(shù)點(diǎn)顯示）；按能顯示哈爾濱工業(yè)大學(xué)（威海）本科畢業(yè)設(shè)計(jì)（論文） 28 多少個(gè) “8”可分為 1 位、 2 位、 4 位等等數(shù)碼管；按發(fā)光二極管單元連接方式分為共陽(yáng)極數(shù)碼管和共陰極數(shù)碼管。共陽(yáng)數(shù)碼管在應(yīng)用時(shí)應(yīng)將公共極 COM 接到 +5V，當(dāng)某一字段發(fā)光二極管的陰極為低電平時(shí) ，相應(yīng)字段就點(diǎn)亮。 共陰數(shù)碼管是指將所有發(fā)光二極管的陰 極接到一起形成公共陰極 (COM)的數(shù)碼管。當(dāng)某一字段的陽(yáng)極為低電平時(shí)，相應(yīng)字段就不亮。 圖 44 數(shù)碼管 單片機(jī)顯示軟件件設(shè)計(jì) 動(dòng)態(tài)顯示驅(qū)動(dòng)：數(shù)碼管動(dòng)態(tài)顯示接口 是單片機(jī)中應(yīng)用最為廣泛的一種顯示方式之一，動(dòng)態(tài)驅(qū)動(dòng)是將所有數(shù)碼管的 8 個(gè)顯示筆劃a,b,c,d,e,f,g,dp的同名端連在一起，另外為每個(gè)數(shù)碼管的公共極 COM增加位選通控制電路，位選通由各自獨(dú)立的 I/O 線控制，當(dāng)單片機(jī)輸出字形碼時(shí)，所有數(shù)碼管都接收到相同的字形碼，但究竟是那個(gè)數(shù)碼管會(huì)顯示出字形，取決于單片機(jī)對(duì)位選通 COM 端電路的控制，所以我們只要將需要顯示的數(shù)碼管的選通控制打開，該位就顯示出字形，沒(méi)有選通的數(shù)碼管就不會(huì)亮。在輪流顯示過(guò)程中，每位數(shù)碼管的點(diǎn)亮?xí)r間為 1～ 2ms，由于人的視覺(jué)暫留現(xiàn)象及發(fā)光二極管的余輝效應(yīng)，盡管實(shí)際上各位數(shù)碼管并非同時(shí)點(diǎn)亮，但只要掃描的速度足夠快，給人的印象就是一組穩(wěn)定的顯示數(shù)據(jù)，不會(huì)有閃哈爾濱工業(yè)大學(xué)（威海）本科畢業(yè)設(shè)計(jì)（論文） 29 爍感，動(dòng)態(tài)顯示的效果和靜態(tài)顯示是一樣的，能夠節(jié)省大量的 I/O 端口，而且功耗更低 [14]。單片機(jī)動(dòng)態(tài)顯示總體流程圖如圖 45 所示 。 P0 組端口作為 LED 的段選位， ， ， 作為 LED 的位選信號(hào)。 上電復(fù)位后單片機(jī)開始動(dòng)態(tài)掃描顯示，此時(shí)顯示的是零，當(dāng)單片機(jī)接到 FPGA 發(fā)出的中斷信號(hào)，單片機(jī)開始進(jìn)行中斷子程序的操作，在中斷子程序中，單片機(jī)接收 FPGA 送來(lái)的數(shù)據(jù)，并進(jìn)行 BCA 碼轉(zhuǎn)換，在譯碼轉(zhuǎn)換為段選信號(hào)，其連線與設(shè)計(jì)如圖 46 所示 [15]。 圖 47 三極管電流放大電路 信號(hào) 整形 模塊 74LS14 是有施密特除法器的反 相器， 實(shí)現(xiàn)的邏輯非得功能， 其封裝引腳圖 如圖 46 所示 。實(shí)驗(yàn)得，用一個(gè)施密特除法器進(jìn)行波的整形時(shí)，所得到的方波并不理想不能被 FPGA 準(zhǔn)確測(cè)量， 連續(xù) 用三個(gè)施密特除法器組合使用時(shí)，得到比較理想的方波信號(hào)，可以被 FPGA 準(zhǔn)確測(cè)量。 哈爾濱工業(yè)大學(xué)（威海）本科畢業(yè)設(shè)計(jì)（論文） 31 圖 46 74LS14 封裝圖 本章小結(jié) 本章主要介紹了顯示部分的單片機(jī)程序設(shè)計(jì)和硬件電路設(shè)計(jì)，并且介紹了利用 74LS14 進(jìn)行波的整形。并利用示波器對(duì) 74LS14 所整形的波形進(jìn)行觀察，得到較為理想的方波 ，其中各個(gè)芯片的 +5V 電源和 GND均由 EasyFPGA030 開發(fā)板引出 。 哈爾濱工業(yè)大學(xué)（威海）本科畢業(yè)設(shè)計(jì)（論文） 32 第 5章 總體設(shè)計(jì)驗(yàn)證 本 章主要介紹硬件調(diào)驗(yàn)證，通過(guò)驗(yàn)證找到并發(fā)現(xiàn)設(shè)計(jì)制作的不足，并加以改進(jìn)。分別發(fā)出 Hz 級(jí)和 KHz 級(jí)的的信號(hào)。 如圖 51,52 所示。 圖 52 實(shí)驗(yàn)驗(yàn)證 二 從圖 52 看出， 信號(hào)發(fā)生器發(fā)出信號(hào)的頻率是 ，測(cè) 得的頻率是 4KHz。 解決方案：通過(guò)萬(wàn)用表檢測(cè)，發(fā)現(xiàn)個(gè)別段選信號(hào)電平不正確，是由于某些管腳松動(dòng)造成的，補(bǔ)些焊錫得以解決。 解決方案：當(dāng)輸入的被測(cè)信號(hào)不是較為理想的方波時(shí)，便會(huì)產(chǎn)生此現(xiàn)象。 問(wèn)題三、 LED 燈亮度不夠 解決方案：限流電阻過(guò)大，減小限流電阻 參數(shù)值。 計(jì)數(shù)器設(shè)計(jì) ： 在使用 Libero 軟件輸入 VerilogHDL 語(yǔ)言進(jìn)行邏輯功能描述，在 VerilogHDL 語(yǔ)言中許多語(yǔ)句例如： initial語(yǔ)句塊， forever 語(yǔ)句塊，延時(shí)語(yǔ)句， for, while, repeat 等許多語(yǔ)句是不能被綜合的，在編寫 源程序是并不會(huì)出現(xiàn)語(yǔ)法錯(cuò)誤，而且在綜合前仿真，仿真出的時(shí)序邏輯圖都是非常理想的 ， 但綜合后仿真，這出現(xiàn)了邏輯混亂。 除法 器設(shè)計(jì)： FPGA 即現(xiàn)場(chǎng)可編程邏輯門陣列，有著強(qiáng)大的邏輯處理功能，然而對(duì)于數(shù)據(jù)運(yùn)算處理卻比較弱，除法同樣也是不能被綜合器綜合的，因此要編寫源程序?qū)崿F(xiàn)除法運(yùn)算。優(yōu)點(diǎn)是算法原理簡(jiǎn)單容易用 FPGA 編程實(shí)現(xiàn)，但缺點(diǎn)運(yùn)算效率低。所以后來(lái)選擇 74LS14 集成施密特觸發(fā)器的反相器來(lái)做信號(hào)整形。方案二、 FPGA 與單片機(jī)相連，利用單片來(lái)控制LED 數(shù)碼管進(jìn)行動(dòng)態(tài)顯示。方案二實(shí)現(xiàn)相對(duì)復(fù)雜，因?yàn)樾枰附油獠侩娐?，還需單片機(jī)編程，更重要的是要實(shí)現(xiàn)單片機(jī)與 FPGA 之間實(shí)現(xiàn)通信。在 測(cè)頻過(guò)程中只能測(cè)出 1Hz 和 1KHz 的整數(shù)倍， 不能測(cè)出小數(shù)。 FPGA 并不善于數(shù)據(jù)處理，一般需要外加數(shù)據(jù)處理芯片，比如 Atmel公司就推出專門針對(duì) FPGA 的數(shù)據(jù)處理芯片 NIOS。 由于第一次使用 Libero 軟件，而且在相關(guān)資料中，對(duì)軟核的介紹也不多，所以在進(jìn)行數(shù)據(jù)處理是沒(méi)有考慮到這點(diǎn)。如果能加入這些功能，會(huì)使設(shè)計(jì)更趨于完整。 哈爾濱工業(yè)大學(xué)（威海）本科畢業(yè)設(shè)計(jì)（論文） 36 致 謝 本課題是在李劍鋒導(dǎo)師 親切關(guān)懷和悉心指導(dǎo)下完成的，導(dǎo)師以淵博的學(xué)識(shí)和嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度，為學(xué)生開拓了研究視野，豐富了專業(yè)知識(shí)。在我畢業(yè)設(shè)計(jì)期間， 李 老師在學(xué)習(xí)、生活上都給予了我極大的關(guān)懷和鼓勵(lì)。藉此完成之際，借此機(jī)會(huì)謹(jǐn)向尊敬的 李 老師致以最衷心的感謝 ! 感謝論文中參考的參考文獻(xiàn)的作者；對(duì)于提供論文中隱含的上述提及的支持者以及研究思想和設(shè)想的支持者表示感謝。感謝我的同學(xué)和朋友的支持和幫助！ 在求學(xué)期間，我的親屬和朋友對(duì)我給予了無(wú)微不至的關(guān)懷，對(duì)此，我也表示深深的感謝！ 哈爾濱工業(yè)大學(xué)（威海）本科畢業(yè)設(shè)計(jì)（論文） 37 參考文獻(xiàn) 1. 劉德亮 ， 王竹林 ， 尉 廣軍 .基于 FPGA 高精度頻率測(cè)量?jī)x的設(shè)計(jì) .軍械工程學(xué)院導(dǎo)彈工程系 課程設(shè)計(jì) .20xx:4245 2. 曾任賢 .基于 FPGA 數(shù)字頻率計(jì)的研究與實(shí)現(xiàn) . 南昌工程學(xué)院電氣與電子工程系 學(xué)報(bào) .20xx:3036 3. 徐輝 ， 王祖強(qiáng) ， 王照君 .基于高速串行 BCD 碼除法的數(shù)字頻率計(jì)的設(shè)計(jì)電子技術(shù)應(yīng)用 .20xx:6167 4. 徐成 ， 劉彥 ， 李仁發(fā) .一種全同步數(shù)字頻率測(cè)量方法的研究 1電子技術(shù)應(yīng)用 .20xx:4346 5. 鄧樹申 ， 胡先權(quán) .等進(jìn)度數(shù)字頻率計(jì)設(shè)計(jì) .重慶師范學(xué)報(bào) .1999:2125 6. 唐亞平 ， 王學(xué)梅 .基于 FPGA 的等精度數(shù)字頻率計(jì)的 設(shè)計(jì) .電子元件應(yīng)用 .20xx:5456 7. 王永良 .基于 FPGA 的同步測(cè)周期高精度數(shù)字頻率計(jì)的設(shè)計(jì) .電子設(shè) 計(jì)應(yīng)用 .20xx:7476 8. 田開坤 ， 劉穎 .一種高性價(jià)比等精度數(shù)字頻率計(jì)方案設(shè)計(jì) .應(yīng)用天地 .20xx:6669 9. 包明 ， 趙明富 ， 郭建華 .基于 FPGA 的高速高精度頻率測(cè)量的研究 .單片機(jī)及嵌入式系統(tǒng)應(yīng)用 .20xx:3035 10. 戈亮 ， 楊柳濤 .新穎等精度數(shù)字頻率計(jì)設(shè)計(jì) .上海船舶運(yùn)輸科學(xué)研究所學(xué)報(bào) .20xx:3540 11. 謝小東 ， 李良超 .基于 FPGA 的等精度數(shù)字頻率計(jì)設(shè)計(jì) .實(shí)驗(yàn)科學(xué)與技術(shù) .20xx:6467 12. 徐輝 ， 王祖強(qiáng) ， 王照君 .基于高速串行 BCD 碼除法的數(shù)字頻率計(jì)的設(shè)計(jì) .電子技術(shù)應(yīng)用 .20xx:6167 13. 徐成 ， 劉彥 ， 李仁發(fā) .一種全同步數(shù)字頻率測(cè)量方法的研究 .電子技術(shù)應(yīng)用 .20xx:3843 14. 徐文波 .FPGA 開發(fā)實(shí)用教程 .清華大學(xué)出版社 .20xx 15. 閻石 .數(shù)字電子技術(shù)基礎(chǔ) .高等教育出版社 .20xx 16. 謝浪清 .高速等精度頻率測(cè)量的研究 .中國(guó)科技信息 .20xx 17. 李紅剛 ， 張素萍 ， 楊林楠 .基于 FPGA 的高速等精度頻率測(cè)量系統(tǒng)設(shè)計(jì) .微計(jì)算機(jī)信息 .20xx:2530 哈爾濱工業(yè)大學(xué)（威海）本科畢業(yè)設(shè)計(jì)（論文） 38 18. 王海 ， 周渭 ， 宣宗強(qiáng) .高精度頻率測(cè)量技術(shù)及其實(shí)現(xiàn) .系統(tǒng)工程 與電子技術(shù) .20xx:2126 19. 王慧 .基于 FPGA 高速高精度頻率測(cè)量系統(tǒng)的實(shí)現(xiàn) .傳感器世界 .20xx:2630 20. Mar237。s, Iria Villares, Jos233。a, Mar237。. FPGAbased Frequency Measurement System for HighAccuracy QCM Sensors. Moure Department of Electronic Technology University of Vigo, :114117 21. Valdes, . Moure, , Rodriguez, Farina. Implementation of a Frequency Measurement Circuit for HighAccuracy QCM Sensors. Electron. Technol., Univ. of Vigo, :2938 22. Lee, . Helton, J. Chen. Realtime FPGAbased implementation of digital instantaneous frequency measurement receiver. Wright State Univ, :3538 23. Santos, Edval J. P. Silva, Leonardo B. M. FPGAbased smart sensor implementation with precise frequency to digital converter for flow measurement. Laboratory for Devices and Nanostructures, Electronics and Systems Department, Universidade Federal de :1630 24. Helton, J. Chen, . Lin, . Tsui. FPGABased GHz Bandwidth Digital Instantaneous Frequency Measurement Receiver. Wright State Univ, :1634