【正文】 載器，直接與 PC 機并口相連，并通過上位機軟件 Libero 即可下載。 集成軟件如下 ModelSim：業(yè)界優(yōu)秀的 HDL 語言仿真器，提供友好的調試環(huán)境，支持VHDL 和 Verilog 混合仿真，采用直接優(yōu)化的編譯技術， Tcl/TK 技術和單一內核仿真技術，編譯速度快，編譯的代碼與平臺無關，便于保護 IP 核，是FPGA/ASIC 設計的 RTL 級核門級電路仿真的首選工具。 SoftConsole：免費的處理器軟件開發(fā)環(huán)境，帶有 C、 C++編譯器，支持Actel 的 CoreMP CortexM1 的軟件程序的編譯和調試功能，使用 USB 的下載器 FlashPro3 作為調試的硬件工具，為用戶的開發(fā)和調試節(jié)省成本。計數完成時 ok 信號被置高電平。 圖 39 被測信號 計數器 rest：復位信號，負脈沖有效； clkx：被測信號輸入端； clkp： 預置閘門信號輸入端，與預置閘門信號模塊的 clkp 端口相連； Nx：計數器輸出端，在預置閘門信號的高電平寬度內，對被測信號的上升沿計數，輸出一個 11 位 2 進制數； 計數 Ns模塊 計數 Ns 模塊是利用實際閘門模塊產生的實際閘門控制信號來控制對標準信號 Ns 進行計數，其模塊設計如圖 310 所示 。與計數器模塊的 ok 信號端相連，當start 被置高時，除法器開始計數； A， B：分別為 被除數和 除數，分別與計數 器的 Nx和 Ns 相連； err：除法出錯信號端，當被除數為零時， err 為高電平； ready：通信信號端，用于與單片機通信。 哈爾濱工業(yè)大學（威海）本科畢業(yè)設計（論文） 18 parameter STATE_RUN = 339。 reg load, run, err。 run=1。 end default: next_state =339。 input clk, rest。 wire [n1:0] minus, carry。 end else if(load) begin D=0。 end else ok=1。 圖 319 整體設計連線 FPGA 部分整體設計 仿真結果如圖 319 所示。 74LS244:利用其 緩沖功能 對單片機輸出的段選信號電流進行放大，使數碼管顯示更亮。 GND：接地。 P2 口 ： P2 口為一個內部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個 TTL 門電流，當 P2 口被寫 “1”時，其管腳被內部上拉電阻拉高，且作為輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。然而要注意的是：每當用作外部數據存儲器時，將跳過一個 ALE 脈沖。 EA/VPP：當 /EA 保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內部程序存儲器。如采用外部時鐘源驅動器件， XTAL2 應不接。 VCC： +5V 電源 。 4 位八段數碼管如圖 44 所示 [13]。 74LS244:利用其緩沖功能 對單片機輸出的段選信號電流進行放大，使數碼管顯示更亮 。 在于 FPGA 進行連接前，編寫簡單的顯示驗證程序寫入單片機， LED 燈正常顯示。 圖 51 實驗驗證 一 從圖 51 看出， 信號發(fā)生器發(fā)出信號的頻率是 ,測得的頻是6Hz。 哈爾濱工業(yè)大學（威海）本科畢業(yè)設計（論文） 34 結 論 能夠實現從 1Hz1KHz， 1KHz1MHz 的頻率測，基本完成課題要求 。 顯示電路： 方案一、通過用 VerilogHDL 語言直接編寫動態(tài)顯示程序來控制 LED 數碼管的顯示。 在 Libero 集成開發(fā)環(huán)境中把一些芯片做成軟核 ，可以嵌哈爾濱工業(yè)大學（威海）本科畢業(yè)設計（論文） 35 入到 FPGA 中。從 論文選題、實驗仿真到最后論文的撰寫， 李 老師都做了悉心的指導，并提出了許多寶貴的建議。a Jos233。 特別感謝研究所實驗室老師和師兄、師姐為我論文的完成提供了許多幫助。 此設計只能對 1Hz1MHz 的頻率進行測量，而不能測量信號的占空比，脈寬，周期的測量。方案一實現簡單，無需任何外部硬件電路，只需編寫程序下載到 EasyFPGA030 進行顯示。因此每個模塊都需要通過時鐘來控制實現所要求的邏輯功能。 哈爾濱工業(yè)大學（威海）本科畢業(yè)設計（論文） 33 調試驗證過程中出現的問題和改進方案： 問題一、連線沒有錯誤，但單片機上電時 LED 卻沒能正確顯示。 結果 證明此硬件電路板設計可靠。 哈爾濱工業(yè)大學（威海）本科畢業(yè)設計（論文） 30 圖 46 顯示電路設計 在位選信號上， 利用三極管的放大功能對電流進行放大， 使數碼管顯示更 亮，器電阻參數選擇和設計如圖 47 所示。通過分時輪流控制各個數碼管的的 COM端，就使各個數碼管輪流受控顯示，這就是動態(tài)驅動 。共陽數碼管是指將所有發(fā)光二極管的陽極接到一起形成公共陽極 (COM)的數碼管。 （ 2） 74LS244 是八同相三態(tài)緩沖器 /線驅動器，其 s 器件對應為74hc244,常用在單片機 mcu 系統(tǒng)中，作為單片機的輸入輸出 數 據緩沖器，在選通時輸入數據送到總線上，在非選通時對總線呈高阻態(tài) ，其功能管腳如圖 43 所示 [12]。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。此時， ALE 只有在執(zhí)哈爾濱工業(yè)大學（威海）本科畢業(yè)設計（論文） 27 行 MOVX， MOVC 指令是 ALE 才起作用。 RST：復位輸入。這是由于內部上拉的緣故。當 P1 口的管腳第一次寫 1 時，被定義為高阻輸入。 74LS14：利用其集成的施密特除法器進行波的整形。 ready 信號有個負脈沖的跳變。 被除數減去除數得到數 R，在把數 R 與除數比較，若 R 大于除數，則把數 D 做加一運算， 再繼續(xù)用數 R 減去除數， 這樣一直運算下去， 直到 數 R 小于除數，所得的 D 便是商 ， R 則是余數。 哈爾濱工業(yè)大學（威海）本科畢業(yè)設計（論文） 21 BO=B。 assign {carry, minus}={139。 input load, run。 endcase end always(posedge clk or negedge rest) begin if(!rest) current_state=STATE_INIT。b1。 count=0。 parameter STATE_FINISH = 339。 被除數 A=00100000000=256，B=10000=16，求得 D=10000=16， R=0， ready 有個負脈沖的跳變（因為仿真顯示區(qū)域太小，后面的上升沿沒有顯示出來）。與分頻模塊的輸出端 clk_s 相連，因此標準信號的頻率分別是 1Hz 和 1KHz，也就是兩個量程范圍 ，測量的量程范 圍是1Hz1KHz， 1KHz1MHz； 哈爾濱工業(yè)大學（威海）本科畢業(yè)設計（論文） 15 clkr：實際閘門信號。 圖 34 計數器模塊仿真圖 分頻模塊 分頻模塊主要是對 FGPA 產生的 48MHz 的時鐘 晶振頻率進行分頻，獲得所需的控制信號頻率和標準信號頻率，其模塊 設計 如圖 35 所示 。 設 計 定 義綜 合布 局 布 線設 計 輸 入下 載 測 試仿 真綜 合 前 仿 真綜 合 后 仿 真布 局 布 線 后 仿 真 圖 32 Libero 設計流程圖 計數器模塊 計數器 模塊主要是利用 FPGA 提供的始終脈沖，產生一個控制閘門信號，利用控制閘門信號與被測信號共同產生一 個實際閘門信號，在利用這個實際閘門信號控制分別對被測信號 xN 和標準信號 Ns 計數，計數器 總體 設計 如圖 33 所示。 Designer： Actel公司提供的針對 FPGA 的高效布局布線工具，用戶界面簡單明了，可以在短時間內完成布局布線，并生成反標注文件和最終的編程下載文件，可以用圖形的方式管理約束管腳、瀏覽布局布線 的結果，提供時序約束和功耗分析的功能。 EasyFPGA030 開發(fā)板如圖 31 所示 [8]。由于多周期同步測頻方法具有如是優(yōu)點，所以確定為最終的測頻的算法。但從圖 21 中可得實際閘門控制信號與被測信號 xN 同步，因此消除了 1? 的脈沖誤差 ，并且此測頻方法不僅對被測信號進行計數，而且去標準信號 sN 也計數，所以稱為多周期同步測頻法 [6]。 但這兩種方法分 別適合高頻和低頻，在整個測量域內 測量精度不同，因此要求等精度的話，要求在此基礎上進行改進 [5]。 （ 2） 頻率測量范圍 在輸入電壓符合規(guī)定要求值時，能 夠正常進行測量的頻率區(qū)間稱為頻率測量范圍，頻率測量范圍主要有放大整形電路的頻率響應決定的。 第 4 章中，顯示及信號的整形設計。在閘門脈沖開啟主門的期間，特定周期的窄脈沖才能通過主門，從而進入計數器進行計數，計數器的顯示電路則用來顯示被測信號的頻率值，內部控制電路則用來完成各 種測量功能之間的切換并實現測量設置 [2]。頻率計能夠快速的捕捉到晶體振蕩器輸出頻率的變化，用戶通過使用頻率計能夠迅速的發(fā)現有故障的晶振產品，確保產品質量 。 課題來源、目的和意義 隨著科學技術的發(fā)展，高精度集成電路的應用，生產力得到了大幅度的發(fā)展，以大規(guī)模集成電路為主的各種設備成了當今社會最常用的設備。 Pendulum 公司源于 Philips 公司的時間、頻率部門，在時間頻率測量領域具有 40 多年的研發(fā)生產經歷。據統(tǒng)計，目前發(fā)達國家在電子產品開發(fā)中 EDA 工具的利用率已達 50％，而大部分的 FPGA 已采用 HDL（ Hardware Description Language——硬件描述語言 ） 設計。 作者簽名： 日 期： 哈爾濱工業(yè)大學（威海）本科畢業(yè)設計（論文） IV 學位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的論文是本人在導師的指導下獨立進行研究所取得的研 究成果。利用 74LS244三態(tài)緩沖器和三極管對電流進行放大，使得 LED數碼管更亮。 利用 AT89C51單片機 與共陽極 LED數碼管 對測量結果進行 動態(tài) 顯示 。 作 者 簽 名： 日 期： 指導教師簽名： 日 期： 使 用授權說明 本人完全了解 大學關于收集、保存、使用畢業(yè)設計（論文）的規(guī)定，即：按照學校要求提交畢業(yè)設計（論文）的印刷本和電子版本；學校有權保存畢業(yè)設計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務；學?？梢圆捎糜坝　⒖s印、數字化或其它復制手段保存論文；在不以贏利為目的前提下，學?？梢怨颊撐牡牟糠只蛉績热?。 作者簽名： 日期： 年 月 日 導師簽名： 日期： 年 月 日 哈爾濱工業(yè)大學（威海）本科畢業(yè)設計（論文） VI 目 錄 摘 要 ...........................................................I Abstract ........................................................II 第 1章 緒論 ......................................................1 課題背景 ...................................................1 課題來源、目的和意義 .......................................2 本文結構 ...................................................3 第 2章 主要研究內容 ..............................................4 引言 .......................................................4 數字頻率計主要技術指標 [4] ...................................4 常用直接測頻的方法 .........................................5 等精度頻率測量算法 .........................................5 等精度測 量誤差分析 .........................................6 總體設計 ...................................................7 本章小結 ...................................................7 第 3章 FPGA設計 ......................