【正文】 S=1 時(shí)，編碼器不工作，編碼器輸出 Y Y1 和 Y0 及 YEX 和 YS全為 1（真值表第一行），所有的輸出端都被鎖在高電平。 復(fù)位 (MR) 輸入端上的一個(gè)低電平將使其它所有輸入端都無(wú)效，同時(shí)異步 地清除寄存器，強(qiáng)制所有的輸出 端 為低電平。其中測(cè)量與自檢 選擇模塊是在系統(tǒng)自檢時(shí)，將標(biāo)準(zhǔn)頻率作為被測(cè)頻率信號(hào)送給系統(tǒng)，而在系統(tǒng)正常測(cè)量時(shí)，將被測(cè)信號(hào)送給系統(tǒng)。 這時(shí)，若 CL為‘ 1’，測(cè) TCLK 的高電平脈寬，若 CL為‘ 0’，測(cè) TCLK 的低電平脈寬，然后通過(guò)單片機(jī)控制蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） 19 SEL2~SEL0 從 DATA7~DATA0 數(shù)據(jù)口讀出對(duì)標(biāo)準(zhǔn)頻率信號(hào)的計(jì)數(shù)值，同時(shí) EEND 由低電平變到高電平指示脈寬計(jì)數(shù)結(jié)束。 由于標(biāo)準(zhǔn)頻率信號(hào)的頻率為50MHz，為了提高測(cè)量精度，因此將計(jì)數(shù)器的位數(shù)設(shè)為 32 位，并且計(jì)數(shù)器 以二進(jìn)制 數(shù)據(jù)的形式計(jì)數(shù)。 MUX648 多路選擇器的作用就是將兩個(gè)計(jì)數(shù)器的 64 位計(jì)數(shù)值暫時(shí)存儲(chǔ)，然后在單片機(jī)發(fā)出的選擇信號(hào) SEL2~SEL0 的控制下分 8 次將計(jì)數(shù)值讀入。 圖 MUX21 選擇 器時(shí)序仿真波形圖 圖 MUX21 選擇器原理圖模塊 （ 5） SS1 電路模塊 本設(shè)計(jì)采用 VHDL 文本輸入，其設(shè)計(jì)程序見(jiàn)附錄。 圖 測(cè)量與自校選擇電路原理圖 測(cè)頻與自檢 選擇電路 的時(shí)序仿真 波形圖如圖 所示，當(dāng) 選擇控制信號(hào) AS 為高電平時(shí)，輸出端 FOUT 為 BCLK，當(dāng) AS 為低電平時(shí)，輸出端 FOUT 為 TCLK。 蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） 24 圖 測(cè)量與自檢電路時(shí)序仿真波形圖 圖 測(cè)量與自檢電路原理圖模塊 脈寬控制電路 該電路采用的是圖形輸入法，在該模塊的設(shè)計(jì)中調(diào)用了我們?cè)O(shè)計(jì)的基本電路模塊 D觸發(fā)器和 SSI 模塊， 其原理圖如圖 所示 。其時(shí)序仿真 波形圖如圖 所示 ，當(dāng) Q1=1， Q2=0 時(shí)，則 PL= 1； 否則 PL= ‘ 0’。 MUX648 多路選擇器的 時(shí)序仿真 波形圖如圖 所示， 當(dāng) SEL 分別為“ 000”、“ 001”、“ 010”、“ 011”時(shí)，由低 8 位到高 8 位讀取標(biāo)準(zhǔn)頻率計(jì)數(shù)值；當(dāng) SEL 分別為“ 100”、“ 101”、“ 110”、“ 111”時(shí)，由低8 位到高 8 位讀取被測(cè)頻率計(jì)數(shù)值。 標(biāo)準(zhǔn)頻率信號(hào)計(jì)數(shù)器和被測(cè)頻率信號(hào)計(jì)數(shù)器的時(shí)序仿真波形分別 如圖 （ a）和（ b）所示，現(xiàn)以被測(cè)信號(hào)計(jì)數(shù)器為例介紹其邏輯功能，當(dāng) CLR 信號(hào)為高電平時(shí)，計(jì)數(shù)器的值清零，當(dāng) CLR 信號(hào)為低電平，同時(shí)被測(cè)信號(hào) 計(jì)數(shù)器使能端 TENA 為高電平有效的情況下，每當(dāng)被測(cè)頻率信號(hào) TCLK 有一個(gè)上升沿到達(dá)時(shí)， 計(jì)數(shù)器的值便加 1，直至使能端 TENA 變?yōu)榈碗娖?。本設(shè)計(jì)采用 VHDL 文本輸入，其程序見(jiàn)附錄。其中管腳 SPUL 為脈寬和測(cè)頻 /測(cè)周期的選擇輸入信號(hào)，由單片機(jī)根據(jù)需要發(fā)出。每一個(gè)時(shí)鐘信號(hào)的上升沿加到 CP 端時(shí)，移位寄存器移一位， 8 個(gè)時(shí)鐘脈沖過(guò)后， 8 位二進(jìn)制數(shù)全部移入 74LS164 中。 LED 數(shù)碼管顯示電路 LED 數(shù)碼管顯示電路采用八片首尾相連的 74LS164 鎖存器和 8 個(gè) 共陰 LED 數(shù)碼管顯示測(cè)試結(jié)果。鍵盤 編碼 電路的 Y[0..2]用于向單片機(jī)輸入鍵值 ，其 Y[0..2]接單片機(jī)的 P1[0..2]。單片機(jī)的時(shí)鐘信號(hào)可以由兩種方式產(chǎn)生，即內(nèi)部時(shí)鐘方式和外部時(shí)鐘方式。 5V。該設(shè)計(jì)以 FPGA 開(kāi)發(fā)板 外接的 50MHz 晶振作為標(biāo)準(zhǔn)頻率 信號(hào) ， 在應(yīng)用時(shí) 我們只需將晶振的引腳與我們?cè)O(shè)計(jì)的 FPGA 芯片對(duì)應(yīng)配置就可以了。 VHDL 語(yǔ)言的效率之一，就是如果你的設(shè)計(jì)是被綜合 到一個(gè) CPLD 或 FPGA 的話，則可以使你設(shè)計(jì)的產(chǎn)品以最快速度上市。 VHDL 語(yǔ)言設(shè)計(jì)系統(tǒng)硬件時(shí)，沒(méi)有嵌入描述 與工藝相關(guān)的信息，不會(huì)因?yàn)楣に囎兓姑枋鲞^(guò)時(shí)。 （ 1）設(shè)計(jì)功能強(qiáng)、方法靈活、支持廣泛。此后 VHDL 在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語(yǔ)言。低層編輯仍然采用 Chipview 方式，引腳排列位置映射了實(shí)際器件引腳，只要簡(jiǎn)單地鼠標(biāo)拖放即可完成低層編輯。在許多實(shí)用情況中，必須使用宏功能模塊才可以使用一些 Altera 特定器件的硬件功能，如各類片上存儲(chǔ)器、 DSP 模塊、 LVDS 驅(qū)動(dòng)器、 PLL 以及 SERDES 和DDIO 電路模塊等。 Quartus II 包括模塊化的編譯器。 Quartus II 軟件 概述 Quartus II 是 Altera 公司 提供的 FPGA/CPLD 開(kāi)發(fā)集成環(huán)境， Altera 是世界上最大的可編程邏輯器件供應(yīng)商之一。可配置邏輯塊 CLB 是實(shí)現(xiàn)用戶功能的基本單元，它們通常規(guī)則地排列成一個(gè)陣列，散布于整個(gè)芯片；可編程輸入 /輸出模塊 (IOB)主要完成芯片上邏輯與外部封裝腳的接口，它通常排列在芯片的四周；可編程互連資源 (IR)包括各種長(zhǎng)度的連線線段和一些可編程連接開(kāi)關(guān)， 它們將各個(gè) CLB 之間或 CLB、 IOB 之間以及 IOB 之間連接起來(lái)，構(gòu)成特 定功能的電路。元器件涉及電阻、電容、二極管 、三極管、變壓器、繼電器、各種放大器、各種激勵(lì)源、各種微控制器、各種門電路和各種終端等。 μ Vision 3 軟件界面包括 4 大組成部分，即菜單工具欄、項(xiàng)目管理窗口、文件窗口和輸出窗口。這些功能部件通常都掛靠在單片機(jī)內(nèi)部總線上，通過(guò)內(nèi)部總線穿送數(shù)據(jù)信息和控制信息。fs (23) 將式 (21)和 (23)代入式 (22)，并整理如式 (24)： δ=|ΔNs|/Ns≤1/Ns=1/(t CNT CNT2 同時(shí)對(duì)標(biāo)準(zhǔn)頻率信號(hào)和經(jīng)整形后的被測(cè)信號(hào)進(jìn)行計(jì)數(shù)，分別為 NS與 NX。其測(cè)頻原理如圖 所示 。因此直接測(cè)頻法只適合測(cè)量頻率較高的信號(hào)，不能滿足在整個(gè)測(cè)量頻段內(nèi)的測(cè)量精度保持不變的要求。通過(guò)測(cè)量待測(cè)信號(hào)的周期并求其倒數(shù)， 需要有標(biāo)準(zhǔn) 頻率 的信號(hào) ，在待測(cè)信號(hào)的一個(gè)周期內(nèi)，記錄標(biāo)準(zhǔn)頻率的周期數(shù)，這種方法的計(jì)數(shù)值會(huì)產(chǎn)生最大為 177。 （ 3）完成了頻率計(jì)的系統(tǒng)硬件電路的設(shè)計(jì)，同時(shí)完成了基于數(shù)字硬件電路設(shè)計(jì)平臺(tái) QuartusⅡ的 FPGA 硬件電路設(shè)計(jì)， FPGA 模塊用來(lái)完成高速計(jì)數(shù)器的功能；單片機(jī)完成測(cè)試控制、數(shù)據(jù)處理、鍵盤輸入控制、數(shù)碼管顯示控制等功能，并對(duì)整個(gè)系統(tǒng)進(jìn)行總體控制。 本課題的主要內(nèi)容 隨著 EDA（ Electronics Design Automation）技術(shù)的發(fā)展和可編程邏輯器件的廣泛應(yīng)用，傳統(tǒng)的自下而上的數(shù)字電路設(shè)計(jì)方法、工具、器件已遠(yuǎn)遠(yuǎn)落后于當(dāng)今技術(shù)的發(fā)展。 基于 FPGA 的等精度頻率計(jì)有運(yùn)算速度快、系統(tǒng)較穩(wěn)定、測(cè)量范圍廣等特點(diǎn)。Pendulum 公司源于 Philips 公司的時(shí)間、頻率部門，在時(shí)間頻率測(cè)量領(lǐng)域具有 40 多年的研發(fā)生產(chǎn)經(jīng)歷。 作者簽名： 日期： 年 月 日 導(dǎo)師簽名： 日期： 年 月 日 蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） V 目錄 摘要 ....................................................................................................................................... I Abstract.......................................................................................................................................II 目錄 .......................................................................................................................................... III 1 緒論 ........................................................................................................................................ 1 本課題的研究背景及意義 ......................................................................................... 1 本課題的主要內(nèi)容 ..................................................................................................... 2 2 系統(tǒng)設(shè)計(jì)的相關(guān)理論 ............................................................................................................ 3 頻率測(cè)量方法的研究 ................................................................................................. 3 常用測(cè)頻方案 .................................................................................................. 3 等精度測(cè)頻原理 .............................................................................................. 3 等精度測(cè)頻誤差分析 ...................................................................................... 5 單片機(jī)模塊理論及知識(shí) ............................................................................................. 5 MCS51 單片機(jī)結(jié)構(gòu)簡(jiǎn)介 ................................................................................ 5 Keil μvision 3軟件概述 ................................................................................... 7 Proteus 軟件概述 .............................................................................................. 7 FPGA 模塊理論及知識(shí) ............................................................................................... 8 FPGA 原理概述 ................................................................................................ 8 Quartus II 軟件 概述 ......................................................................................... 9 VHDL 語(yǔ)言簡(jiǎn)介及開(kāi)發(fā)優(yōu)點(diǎn) ......................................................................... 11 3 系統(tǒng)硬件電路設(shè)計(jì) .............................................................................................................. 13 系統(tǒng)頂層電路組成 ................................................................................................... 13 被測(cè)信號(hào)放大整形電路設(shè)計(jì) ................................................................................... 13 單片機(jī)模塊設(shè)計(jì) ....................................................................................................... 14 單片機(jī)最小系統(tǒng) .....................................................