【正文】 并將值輸出給控制和顯示模塊。 DOUT :BUFFER INTEGER RANGE 30 DOWNTO 16)。 THEN IF RISE30 THEN DOUT = RISE。 END。本設(shè)計(jì)以 小時(shí)計(jì)數(shù)器為例來(lái)進(jìn)行說(shuō)明，其他時(shí)長(zhǎng)的計(jì)數(shù)器 原理都一樣的。 該模塊用 VHDL 語(yǔ)言描述，其關(guān)鍵程序段如下： LIBRARY IEEE。 Y :OUT STD_LOGIC。 SIGNAL B:INTEGER。139。 END IF。C2=39。C3=39。 IF ENE=39。 END IF。 WHEN 3 = SEL:= 10 。 WHEN 10 = Y=C3。 3) 定時(shí)模塊的時(shí)序仿真波形如圖 54所示： 圖 54 定時(shí)模塊時(shí)序仿真波形 以定時(shí) 小時(shí)為例，當(dāng)上升沿到來(lái)，使能信號(hào) ENA 為高電平，按鈕 KEY 為 1，相應(yīng)顯示電路顯示 5，定時(shí)時(shí)長(zhǎng)由 Y輸出給控制模塊使能端。 cool: 溫度控制信號(hào)，高電平有效，驅(qū)動(dòng)空調(diào)機(jī)制冷。 ENTITY WENDU IS PORT(CLK1 :IN STD_LOGIC。EVENT AND CLK1=39。 ELSIF TEMPERTURE_IN = TEMPERTURE_D THEN COLD = 39。 END IF。 ENTITY AIR_CONDITIONER IS PORT(CLK :IN STD_LOGIC。139。 IF HIGHT=39。039。 END IF。 EN :IN STD_LOGIC。 SIGNAL HIGHT :STD_LOGIC。139。039。039。 END IF。 THEN HEAT = 39。039。) THEN HEAT = 39。 控制器模塊整體的時(shí)序仿真波形如圖 58所示： 圖 58 控制器模塊整體時(shí)序仿真波形 時(shí)鐘信號(hào) CLK 上升沿到來(lái)，使能信號(hào) EN 為高電平，設(shè)置溫度信號(hào) TEMPERTURE_D 28 為 20，測(cè)量溫度信號(hào) TEMPERTURE_IN 為 24，加熱信號(hào) COOL 輸出高電平；未設(shè)置溫度時(shí)，默認(rèn)溫度為 22，小于測(cè)量溫度，輸出信號(hào) COOL 輸出高電平；設(shè)置溫度信號(hào) TEMPERTURE_D為 26，加熱信號(hào) HEAT 輸出高電平。 顯示模塊共三部分：傳感器測(cè)量所得溫度的顯示，此部分溫度顯示范圍 0℃～ 31℃。 END。C=0000000。C=0000000。C=0000110。C=0000110。C=0000000。C=0000000。C=0000000。設(shè)置的時(shí)長(zhǎng)的顯示，此部分顯示范圍 0～ 25。顯示的時(shí)候分別用 3個(gè)驅(qū)動(dòng)譯碼器分別對(duì)以上 3個(gè)值進(jìn)行控制顯示，每個(gè)驅(qū)動(dòng)譯碼器分別驅(qū)動(dòng)兩個(gè)數(shù)碼管。COOL = 39。139。COOL = 39。 END PROCESS。139。039。039。 BEGIN P_A: PROCESS(CLK,EN,TEMPERTURE_IN,TEMPERTURE_D) BEGIN IF CLK39。 TEMPERTURE_D :IN INTEGER RANGE 30 DOWNTO 16。 END。039。 THEN HEAT = 39。139。 LOWT :IN STD_LOGIC。 END IF。HOT = 39。 THEN IF EN=39。 TEMPERTURE_IN:IN INTEGER RANGE 31 DOWNTO 0。當(dāng)Temperature_in 小于 Temperature_d 時(shí)，分別向輸出信號(hào) cold 和 hot 賦值‘ 1’和‘ 0’；當(dāng)Temperature_in 大于 Temperature_d 時(shí)，分別向輸出信號(hào) cold 和 hot 賦值‘ 0’和‘ 1’；當(dāng)Temperature_in 等于 Temperature_d 時(shí)，分別向輸出信號(hào) cold 和 hot 賦值‘ 0’和‘ 0’。主要是：對(duì)測(cè)量溫度和設(shè)置溫度進(jìn)行比較判斷，然后給空調(diào)的執(zhí)行機(jī)構(gòu)發(fā)出命令控制其工作狀態(tài)的轉(zhuǎn)換（制冷還是加熱），同時(shí)對(duì)定時(shí)進(jìn)行管理和控制。 WHEN 11 = Y=C4。 WHEN OTHERS = NULL 。 END IF。 THEN IF QE1799 THEN QE:=QE+1。 ELSE IF QC=1799 THEN QC:=0。 END IF。 IF ENB=39。C1=39。 SIGNAL D:INTEGER。 END。 ENTITY TIM IS PORT( CLK :IN STD_LOGIC。 后一部分為 4路選擇器， 4個(gè)輸入信號(hào)源 c c c c4 通過(guò)兩位地址碼 sel 來(lái)選擇。當(dāng)檢 測(cè)到 CLK 的上升沿到來(lái)且 RISE信號(hào)為 25℃時(shí)，溫度輸出信號(hào) DOUT 輸出 25。 IF DOWN16 THEN DOUT = DOWN。 ARCHITECTURE ONE OF TIAOJIE IS BEGIN PROCESS(CLK,RISE,DOWN,RES) BEGIN IF RES =39。 該模塊 VHDL 語(yǔ)言描述： LIBRARY IEEE。 Down：降溫按鍵；高電平有效，低電平無(wú)效。 LED 的動(dòng)態(tài)顯示方式 : 數(shù)碼管動(dòng)態(tài)顯示接口是單片機(jī)中應(yīng)用最為廣泛的一種顯 示方式之一，動(dòng)態(tài)驅(qū)動(dòng)是將所有數(shù)碼管的 8 個(gè)顯示筆劃 a,b,c,d,e,f,g, h， dp的同名端連在一起，另外為每個(gè)數(shù)碼管的公共極增加位選通控制電路，位選通由各自獨(dú)立的 I/O 線(xiàn)控制，當(dāng)單片機(jī)輸出字形碼時(shí)，所有數(shù)碼管都接收到相同的字形碼，但究竟是那個(gè)數(shù)碼管會(huì)顯示出字形，取決于單片機(jī)對(duì)位選通端電路的控制，所以我們只要將需要顯示的數(shù)碼管的選通控制打開(kāi)，該位就顯示出字形，沒(méi)有選通的數(shù)碼管就不會(huì)亮。 15 LED 顯示電路 發(fā)光二極管 LED 是能將電信號(hào)轉(zhuǎn)換成光信號(hào)的發(fā)光器件， 7 段 LED 數(shù)碼管則是在一定形狀的絕緣材料上，利用單只 LED 組合排列成的“ 8”字型，分別引出它們的電極，點(diǎn)亮相應(yīng)的筆段來(lái)顯示出 09 的數(shù)字。每個(gè) LAB 包含 8個(gè)邏輯單元（ LE）和一個(gè)局部互聯(lián)。 （ 2）高密度： 1 萬(wàn)到 10 萬(wàn)個(gè)典型門(mén)，高達(dá) 49152 位內(nèi)部 RAM（每個(gè) EAB 有 4096 位，這些都可在不降低邏輯能力的情況下使用）。圖中低溫度系數(shù)晶振的振蕩頻率受溫度的影響很小，用于產(chǎn)生固定頻率的脈沖信號(hào)送給減法計(jì)數(shù)器 1；高溫度系數(shù)晶振隨溫度變化其振蕩頻率明顯改變，所產(chǎn)生的信號(hào)作為減法計(jì)數(shù)器 2 的脈沖輸入。 I/O 為數(shù)據(jù)輸入 /輸出端（即單線(xiàn)總線(xiàn)）。 DS18B20工 作 時(shí)按此寄存器中的分辨率將溫度轉(zhuǎn)換成相應(yīng)精度的數(shù)值。理由：電路簡(jiǎn)單可靠，不需要 A/D 轉(zhuǎn)換直接同 FPGA 芯片相連。在 0C? 100C? 時(shí)，最大線(xiàn)性偏差小于 ? 。當(dāng)傳感器種類(lèi)確定時(shí)， 首先要看其量程是否滿(mǎn)足要求。測(cè)量溫度和設(shè)置溫度都送給 FPGA 控制器，控制器對(duì)兩個(gè)溫度值比較并做出判斷，當(dāng)測(cè)量溫度大于設(shè)置溫度時(shí)，控制器發(fā)出制冷的控制信號(hào)；當(dāng)測(cè)量溫度小于設(shè)置溫度時(shí)，則發(fā)出加熱控制信號(hào)；當(dāng)兩者相等時(shí)既不制冷也不加熱。方案 2采用的是以 FPGA 為核心控制器件，同時(shí)溫度傳感器采用的是高精度的數(shù)字溫度傳感器DS18B20，通過(guò)該傳感器采集的溫度信息不需要經(jīng)過(guò)信號(hào)放大和 A/D 轉(zhuǎn)換直接以數(shù)字信號(hào)的形式傳遞給控制芯片，使得電路的連接大大的簡(jiǎn)化了，減小了電路復(fù)雜所帶來(lái)的誤差等問(wèn)題?？傊?空調(diào)技術(shù)的 研究 發(fā)展很快， 并且 開(kāi)發(fā)出了種類(lèi)繁多的空調(diào)產(chǎn)品 [3]。 [10] VHDL 的設(shè)計(jì)步驟 采用 VHDL 的系統(tǒng)設(shè)計(jì)，一般有以下 6個(gè)步驟： (1) 按要求的功能模塊劃分； (2) VHDL 的設(shè)計(jì)描述（設(shè)計(jì)輸入）； (3) 代碼仿真模擬（前仿真）； (4) 設(shè)計(jì)綜合、優(yōu)化和布局布線(xiàn)； (5) 布局布線(xiàn)后的仿真模擬（后仿真）； (6) 設(shè)計(jì)的實(shí)現(xiàn)（下載到目標(biāo)器件）。 和 FPGA 之間的界限正變得模糊。 可編程邏輯器件的應(yīng)用 可編程邏輯器件在電子領(lǐng)域的應(yīng)用主要有兩方面： 在 ASIC 設(shè)計(jì)中的應(yīng)用 把一個(gè)有專(zhuān)用目的，并具有一定規(guī)模的電路或子系統(tǒng)集成化而且設(shè)計(jì)在一芯片上，這就是專(zhuān)用集成電路 ASIC 的設(shè)計(jì)任務(wù)，通常 ASIC 的設(shè)計(jì)要么采用全定制電路設(shè)計(jì)方法，要么采用半定制電路設(shè)計(jì)方法進(jìn)行檢驗(yàn)，若不滿(mǎn)足要求，還要重新設(shè)計(jì)再進(jìn)行驗(yàn)證。其具體的劃分如下圖： 圖 21 PLD 結(jié)構(gòu)圖 按可編程原理分類(lèi)： 從可編程特性上可以將 PLD 分成一次性編程和重復(fù)可編程兩類(lèi)。 FPGA：在 FPGA 中，常用的編程工藝有反熔絲和 SRAM 兩類(lèi)。 20 世紀(jì) 90 年代后，在生產(chǎn)工藝方面，可編程邏輯器件的線(xiàn)寬越來(lái)越小，集成門(mén)數(shù)越來(lái)越大，功耗越來(lái)越低；在測(cè)試技術(shù)方面，可編程邏輯器件大多數(shù)均可采用邊界掃描測(cè)試技術(shù)；在邏輯功能上，上實(shí)現(xiàn) DSP（數(shù)字信號(hào)處理）應(yīng)用成為可能。 第五章 進(jìn)行系統(tǒng)軟件設(shè)計(jì)，將整個(gè)系統(tǒng)分為若干個(gè)分模塊以及各模塊的 VHDL 描述和仿真波形。 2 探討可編程邏輯器件結(jié)構(gòu)特點(diǎn)上以及在數(shù)字系統(tǒng)設(shè)計(jì)中與傳統(tǒng)電子器件的區(qū)別 。此外，可編程邏輯器件還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以象軟件一樣通過(guò)編程來(lái)修改，這樣就極大的提高了電子系統(tǒng)設(shè)計(jì)的靈活性和通用性。 該課題的研究將有助于采用 FPGA 的系列產(chǎn)品的開(kāi)發(fā)。 涉密論文按學(xué)校規(guī)定處理。對(duì)本研究提供過(guò)幫助和做出過(guò)貢獻(xiàn)的個(gè)人或集體，均已在文中作了明確的 說(shuō)明并表示了謝意。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫(xiě)的成果作品。控制器部分采用 VHDL 語(yǔ)言編寫(xiě)，主體程序采用了狀態(tài)機(jī)作為主要控制方式。 關(guān)鍵詞 FPGA/溫度測(cè)控 /VHDL/DS18B20 II The Design Of Air Conditioner Based On FPGA Abstract This paper main task is based on FPGA design of the air conditioning control system design. This topic was designed using temperature sensor DS18B20, Altera pany ACEX 1 K series of EP1K30TC1443 controller. Controller of the VHDL language, the main program as a state machine main control mode. Hardware mainly have five modules: temperature setting of the module, regular module, LED display module, points frequency module, FPGA controller module. finally realize the FPGA set temperature and pared using the temperature measurement, and sent out the instructions to air conditioner motor executive part, according to the set time heating or cooling realized, when set temperature and measuring temperature equal, not to enforce temperature adjustment function. In addition to the change of the data accord ing to the input and temperature sensor measuring the temperature change get synchronous displayed on the LCD. Use Quartus II was simulated. This topic research will help based on FPGA series of products development. At the same time can greatly shorten the FPGA development time. In addition, because of the module usability, will also make more based on FPGA products used in the