【正文】 是一種通用的準(zhǔn) 16位微處理器，其內(nèi)部結(jié)構(gòu)為 16位，與外部交換的數(shù)據(jù)為 8位。它有 20條地址線，所以直接尋址能力達(dá)到 1M字節(jié)。 執(zhí)行單元 EU 負(fù)責(zé)指令的執(zhí)行。其中 AH+AL為累加器，其他三個(gè)16位寄存器用以存放操作數(shù)。另外三個(gè) 16個(gè)寄存器 BP(基數(shù)指針 )、 SI(源變址 )、 DI(目的變址 )用來(lái)增加幾種尋址方式，從而能更 指令指針 IP的功能相當(dāng)于一般機(jī)器的程序計(jì)數(shù)器 PC，但是 IP要與代碼分段寄存器 CS 狀態(tài)寄存器 PSW由九個(gè)標(biāo)志位組成，以反映操作結(jié)果的某些狀態(tài)或 四個(gè) 16位的 段寄存器 ，用來(lái)存放主存段地址 (代碼段 CS，數(shù)據(jù)段 DS，堆棧段 SS，附加段 ES)。 取指令時(shí) ， CPU自動(dòng)選擇代碼分段寄存器 CS，再加上由 IP所決定的 16位位移量，便得到所取指令的 20 進(jìn)行堆棧操作時(shí) ， CPU自動(dòng)選擇堆棧分段寄存器 SS，再加上 SP所決定的 16位偏移量，便得到堆棧操作所需要的 20 涉及到一個(gè)操作數(shù)時(shí) ， CPU自動(dòng)選擇數(shù)據(jù)分段寄存器 DS或附加分段寄存器 ES，再加上 16位偏移量，便得到操作數(shù)的 20位物理地址。 1. 486 CPU的特點(diǎn) Intel 80486是 32位的 CPU，內(nèi)部結(jié)構(gòu)見(jiàn)文字教材圖 (1)通過(guò)采用 流水技術(shù) ，以及微程序控制和硬布線邏輯控制相結(jié)合的方式，進(jìn)一 (2)486芯片內(nèi)部包含一個(gè) 8KB的 數(shù)據(jù)和指令混合性 cache，為頻繁訪問(wèn)的指令和數(shù) (3)486芯片內(nèi)部包含了增強(qiáng)性 80387協(xié)處理器 ，稱為浮點(diǎn)運(yùn)算部件 (FPU)。 (4)486 CPU的 內(nèi)部數(shù)據(jù)總線寬度為 64位，這也是它縮短指令周期的一個(gè)原因。如果利用虛擬存儲(chǔ)器，其存儲(chǔ)空間達(dá) 64TB (6)486 CPU采用單倍的時(shí)鐘頻率，而在 CLK端加入的時(shí)鐘頻率， 就是它內(nèi)部 CPU的時(shí)鐘頻率， Intel 80486 CPU 2. 486 CPU的內(nèi)部結(jié)構(gòu) 486的內(nèi)部結(jié)構(gòu)包含如下九個(gè)功能部件 ： 總線接口部件、小容量 cache、指令預(yù)取部件、指令譯碼器、段管理部件、頁(yè)管理部件、定點(diǎn)運(yùn)算部件 ALU、浮點(diǎn)運(yùn)算部件 FPU及操作控制部件。 頁(yè)管理部件 的功能是把線性地址換算成物理地址。 ALU中包含了通用寄存器組以及各種算術(shù)邏輯運(yùn)算操作。 計(jì)算機(jī)的并行處理技術(shù)概括起來(lái)主要有以下三種形式： 時(shí)間并行指時(shí)間重疊，在并行性概念中引入時(shí)間因素，讓多個(gè)處理過(guò)程在時(shí)間上相互錯(cuò)開(kāi)，輪流重疊地使用同一套硬件設(shè)備的各個(gè)部分，以加快硬件周轉(zhuǎn)而 時(shí)間并行性概念的實(shí)現(xiàn)方式就是采用 流水處理部件 。目前的 高性能微型機(jī)幾乎無(wú)一例外地使用了流水技術(shù)。 空間并行指資源重復(fù)，在并行性概念中引入空間因素，以“數(shù)量取勝” 為原則來(lái)大幅度提高計(jì)算機(jī)的處理速度。 空間并行技術(shù)主要體現(xiàn) 在多處理器系統(tǒng)和多計(jì)算機(jī)系統(tǒng) 。顯然，第三種并行技術(shù)帶來(lái)的高速效益是最好的。其中 CPU按流水線方式組織，通常由三部分組成： 指令部件 指令隊(duì)列 執(zhí)行部件 這三個(gè)功能部件可以組成一個(gè) 3級(jí)流水線。 執(zhí)行段加速措施： 執(zhí)行段的速度匹配問(wèn)題 ：通常采用并行的運(yùn)算部件以及部件流水線的工作方式來(lái)解決。 2. 流水 CPU的時(shí)空?qǐng)D 計(jì)算機(jī)的流水處理過(guò)程非常類似于工廠中的流水裝配線，具體措施如下： (1) 把輸入的任務(wù) (或過(guò)程 )分割為一系列子任務(wù) 。 (3) 各段之間設(shè)有高速緩沖存儲(chǔ)器，暫存上一過(guò)程段的處理結(jié)果 (4) 當(dāng)任務(wù)連續(xù)不斷地輸入流水線時(shí)，在流水線的輸出端便連續(xù)不斷地吐出執(zhí)行結(jié)果，從而實(shí)現(xiàn)了子任務(wù)級(jí)的并行性。 圖 (a)表示流水 CPU中一個(gè)指令周期的任務(wù)分解。 圖 (c)表示流水計(jì)算機(jī)的時(shí)空?qǐng)D。 具有兩條以上指令流水線 3. 流水線分類 一個(gè)計(jì)算機(jī)系統(tǒng)可以在不同的并行等級(jí)上采用流水線技術(shù)。將指令流的處理過(guò)程劃分為 取指令、譯碼、執(zhí)行、寫回 等幾個(gè)并行處理的過(guò)程段。 算術(shù)流水線 運(yùn)算操作步驟 的并行。 現(xiàn)代計(jì)算機(jī)中已廣泛采用了流水的算術(shù)運(yùn)算器。由一串級(jí)聯(lián)的處理機(jī)構(gòu)成流水線的各個(gè)過(guò)程段，每臺(tái)處理機(jī)負(fù)責(zé)某一特定的任務(wù)。第二臺(tái)處理機(jī)從該存儲(chǔ)器中取出數(shù)據(jù)進(jìn)行處理，然后傳送給第三臺(tái)處理機(jī)，如此串聯(lián)下去。處理機(jī)流水線 應(yīng)用在多機(jī)系統(tǒng) 中。 1. 資源相關(guān)是指多條指令進(jìn)入流水線后 在同一機(jī)器時(shí)鐘周期內(nèi)爭(zhēng)用同一個(gè)功能部件 所發(fā)生的沖突。由下表可以看出，在時(shí)鐘4時(shí)， I1與 I4兩條指令發(fā)生爭(zhēng)用存儲(chǔ)器資源的相關(guān)沖突。 在流水計(jì)算機(jī)中，指令的處理是重疊進(jìn)行的，前一條指令還沒(méi)有結(jié)束，第二、三條指令就陸續(xù)地開(kāi)始工作。如下表所示， ADD指令與 SUB指令發(fā)生了數(shù)據(jù)相關(guān)沖突?；舅枷胧恰跋葓?zhí)行再轉(zhuǎn)移”，即發(fā)生轉(zhuǎn)移時(shí) 并不排空指令流水線，而是讓緊跟在轉(zhuǎn)移指令 Ib之后已進(jìn)入流水線 的少數(shù)幾條指令繼續(xù)完成 。通過(guò)使用 轉(zhuǎn)移取和順序取兩路指令預(yù)取隊(duì)列器以及目標(biāo)指令 cache，可將轉(zhuǎn)移預(yù)測(cè)提前到取指階段進(jìn)行，以獲得良好的效果。判斷以下三組指令各存在哪種類型的數(shù)據(jù)相關(guān)。由于 I2指令進(jìn)入流水線，變成 I2指令在 I1指令寫入 R1前就讀出 R1內(nèi)容，發(fā)生 RAW相關(guān)。但由于 I4指令進(jìn)入流水線，變成I4指令在 I3指令讀出 R3內(nèi)容前就寫入 R3，發(fā)生 WAR 第 (3)組指令中，如果 I6指令的加法運(yùn)算完成時(shí)間早于 I5指令的乘法運(yùn)算時(shí)間，變成指令 I6在指令 I5寫入 R3前就寫入 R3，導(dǎo)致 R3的內(nèi)容錯(cuò)誤，發(fā)生 WAW相關(guān) 。 CPU的主頻是片外主總線時(shí)鐘頻率 (60MHz或 66MHz)的倍頻，有 120， 166， 200MHz等多種。但它通向存儲(chǔ)器的外部數(shù)總線寬度為 64位，每次總線操作可以同時(shí)傳輸 8個(gè)字節(jié)。 CPU支持多種類型的總線周期，其中一種稱 猝發(fā)模式 ，在此模式下，可在一個(gè)總線周期內(nèi)讀出或?qū)懭?256位 (32字節(jié) ) CPU外部地址總線寬度是 36位，但一般使用 32位寬，故物理地址空間為4096MB(4GB)。其中 2MB頁(yè)面的分頁(yè)模式必須使用 36 CPU內(nèi)部分別設(shè)置指令 cache和數(shù)據(jù) cache，外部還可接 L2cache。操作控制器采用硬布線 控制和微程序控制相結(jié)合的方式。對(duì)微程序?qū)崿F(xiàn)的指令，也在 2— 3個(gè)時(shí)鐘 pentium CPU pentium具有非固定長(zhǎng)度的指令格式， 9種尋址方式， 191條指令，但是在每個(gè)時(shí)鐘周期又能執(zhí)行兩條指令。以 CISC結(jié)構(gòu)實(shí)現(xiàn)超標(biāo)量流水線，并有BTB方式的轉(zhuǎn)移預(yù)測(cè)能力，堪稱為當(dāng)代 CISC機(jī)器的經(jīng)典之作。 (1)超標(biāo)量流水線 超標(biāo)量流水線是 pentium系統(tǒng)結(jié)構(gòu)的核心。兩個(gè)指令預(yù)取緩沖器，每個(gè)都是 32字節(jié)，負(fù)責(zé)由指令 cache 指令譯碼器除完成譯碼指令外，還要完成指令配對(duì)檢查。發(fā)射一對(duì)指令必須滿足如下條件： (1)兩 條 指令是簡(jiǎn)單指令； (2)兩條指令不發(fā)生數(shù)據(jù)相關(guān)； (3)每條指令都不同時(shí)含有立即數(shù)和偏移量 ； (4)只有 I1允許帶有指令前綴。檢查合格的一對(duì)指令同時(shí)被發(fā)射到 U， V流水線的下一段。在指令配對(duì)條件下，流水線在每個(gè)時(shí)鐘周期內(nèi)執(zhí)行兩條簡(jiǎn)單的整數(shù)指令，但一般只能執(zhí)行一條浮點(diǎn)數(shù)指令。各種模式下的邏輯地址最終要轉(zhuǎn)換成物理地址來(lái)訪問(wèn)數(shù)據(jù) cache，并用轉(zhuǎn)換后援緩沖器 TLB來(lái)加速這種地址轉(zhuǎn)換過(guò)程。 (2)指令 cache和數(shù)據(jù) cache 80486 CPU中有 8KB的指令和數(shù)據(jù)共用的 cache。指令 cache是只讀的，以單端口 256位 (32B)向指令預(yù)取緩沖器提供超長(zhǎng)指令字代碼。兩個(gè) cache與 64位數(shù)據(jù)、 32位地址的 CPU 兩個(gè) cache都是 2路組相聯(lián)結(jié)構(gòu)，每個(gè) 32字節(jié)。 兩個(gè) cache都使用物理地址。前 4段為指令預(yù)取 (PF)、指令譯碼 (D1) 、地址生成 (D2)、取操作數(shù) (EX)，在 U， V流水線中完成；后 4段為執(zhí)行 1(X1)、執(zhí)行 2(X2)、 結(jié)果寫回寄存器堆 (WF)、錯(cuò)誤報(bào)告 (ER)，在浮點(diǎn)運(yùn)算部件中完成。 浮點(diǎn)部件支持 IEEE754標(biāo)準(zhǔn)的單、雙精度格式的浮點(diǎn)數(shù)，另外還使用一種稱為臨時(shí)實(shí)數(shù)的 80位浮點(diǎn)數(shù)。對(duì)于浮點(diǎn)數(shù)的常用指令如LOAD， ADD， MUL等采用了新的算法，用硬件來(lái) 實(shí)現(xiàn)，其執(zhí)行速度是 80486的 10倍多。轉(zhuǎn)移目標(biāo)緩沖器 BTB一個(gè)小容量的 cache。以后 遇到這條轉(zhuǎn)移指令時(shí)， BTB會(huì)依據(jù)前后轉(zhuǎn)移發(fā)生的歷史來(lái)預(yù)測(cè)該指令這次是轉(zhuǎn)移取還是順序取。 兩個(gè)指令預(yù)取緩沖器，每個(gè)容量為 32字節(jié)，當(dāng)前總是使用其中一個(gè) (假設(shè)為緩沖器 1)。若預(yù)測(cè)為“順序取”，則繼續(xù)從緩沖器 1取指令；若預(yù)測(cè)為“轉(zhuǎn)移取”，則立即凍結(jié)緩沖器 1，啟動(dòng)另一個(gè)緩沖器 2，由給出的轉(zhuǎn)移目標(biāo)地址處開(kāi)始取分支程序的指令序列。并且預(yù)測(cè)轉(zhuǎn)移取錯(cuò)誤時(shí)，正確路徑的指令已經(jīng)在另一個(gè)沖器中，使流水線的性能損失減至最小。指令中最多出現(xiàn) RS型指令，絕不出現(xiàn) SS (4)指令集中的 指令數(shù)目一般少于 100種 ，指令 格式一般少于 4種 (5)指令 功能簡(jiǎn)單 ，控制器多采用 硬布線方式 ，以期更快的執(zhí)行速度。 (6)平均而言，所有指令的 執(zhí)行時(shí)間為一個(gè)處理時(shí)鐘周期 (7)指令格式中用于指派 整數(shù)寄存器 的個(gè)數(shù)不少于 32個(gè) ，用于指派 浮點(diǎn)數(shù)寄存器 的個(gè)數(shù)不少于 16個(gè) 。 RISC與 CISC的主要特征對(duì)比 88110 CPU結(jié)構(gòu)框圖 MC 88110 CPU是一個(gè) RISC處理器。其結(jié)構(gòu)框圖請(qǐng)見(jiàn) CAI所示。磁盤、光盤等皆屬存儲(chǔ)信息的實(shí)體，而載體則指用來(lái)表達(dá)信息的形體，如數(shù)值、文字、聲音、圖形與動(dòng)靜圖像等。 這些電子媒質(zhì)包括計(jì)算機(jī) 屏幕顯示、視頻光盤、 CDROM以及語(yǔ)言和聲音的綜合，同時(shí)在這些部件之間建立邏輯連接，從而使整個(gè)系統(tǒng)具有交互性。這就需要將每幅圖像從模擬量轉(zhuǎn)換成數(shù)字量，然后進(jìn)行圖像處理，與圖形文字等復(fù)合，再存儲(chǔ)在機(jī)器內(nèi)。如果由多媒體計(jì)算機(jī)存儲(chǔ)器能演放 1秒鐘的音像制品，則信息量就高達(dá) ，而目前用來(lái)存儲(chǔ)圖像、程序的光盤 CDROM，容量只有 550兆字節(jié)。圖像數(shù)據(jù)如不壓縮，則實(shí)現(xiàn)多 圖像壓縮 是 將圖像用像素存儲(chǔ)的方式，經(jīng)過(guò)圖像變換、量化、高效編碼等 處理，轉(zhuǎn)換成特殊形式的編碼 。 2. 為適應(yīng)多媒體技術(shù)發(fā)展， 一是需要開(kāi)發(fā)具有多媒體功能的OS(操作系統(tǒng) )，二是開(kāi)展以編輯工具為中心的軟件技術(shù)研究 。對(duì)第二個(gè)課題，編輯工具必須將圖形、文檔、聲音、圖像、視像等多種媒質(zhì)聯(lián)系在一起，為實(shí)際應(yīng)用提供方便。 第二， 改善總 線的結(jié)構(gòu)和性能 ，如加寬系統(tǒng)總線，提高時(shí)鐘速率。本節(jié)本節(jié)重點(diǎn)介紹多媒體 CPU的系統(tǒng)結(jié)構(gòu)特點(diǎn) 。 帶有 MMX技術(shù)的 CPU特別適合于數(shù)據(jù)量很大的圖形、圖像數(shù)據(jù)處理，從而使三維圖形、圖畫、運(yùn)動(dòng)圖像為目標(biāo)的 MPEG視頻、音樂(lè)合成、語(yǔ)音識(shí)別、虛擬現(xiàn)實(shí)等數(shù)據(jù)處理的速度有了很大提高 。 MMX技術(shù)定義了三種打包的數(shù)據(jù)類型及一種 64位字長(zhǎng)的數(shù)據(jù)類型。 MMX(— Multi Medium eXtended)技術(shù) 8個(gè) MMX寄存器 MM0—MM7的寬度為 64位，但它們沒(méi)有單獨(dú)設(shè)置，而是借用浮點(diǎn)處理單元中的 8 個(gè) (80位 )數(shù)據(jù)寄存器，它是通過(guò)使用“別名”的辦法來(lái)實(shí)現(xiàn)的。 這樣， 8個(gè)字節(jié)或 4個(gè)字或 2個(gè)雙字被打包裝入一個(gè) 64位的 MMX寄存器，一旦執(zhí)行一條 MMX指令時(shí)，將所有這些 8個(gè)、 4個(gè)或 2個(gè)的數(shù)據(jù)同時(shí)取出，進(jìn)行數(shù)學(xué)運(yùn)算或邏輯操作，最后結(jié)果寫入 MMX寄存器。 如果一條指令支持多種數(shù)據(jù)類型：字節(jié)（ B)、字 (W)、雙字 (D)或四字 (Q)的操作，則選用某一數(shù)據(jù)類型時(shí)，相應(yīng)的字母 B， W ， D或 Q列入指令助記符的后面。而 SIMD結(jié)構(gòu)則是單指令多數(shù)據(jù)的系統(tǒng)結(jié)構(gòu)。如果運(yùn)算結(jié)果超過(guò)最大值，則將此值按最大值處理，低于最小值時(shí)按最小值處理。飽和運(yùn)算適合于面向像素?cái)?shù)據(jù)的處理。下圖說(shuō)明了它的操作功能，將兩個(gè)緊縮字類型的數(shù)中相應(yīng)的元素 (16位 )相乘，生成 4個(gè) 32位的積，再將左側(cè)的兩個(gè)積相加，得出一個(gè)結(jié)果；右側(cè)的兩個(gè)積相加 ，得出另一個(gè)結(jié)果。下圖表示PCMPGTW指令的功能示意，對(duì)應(yīng)部分比較結(jié)果所建立的全“ 0”表示假條件，全“ 1” 當(dāng)輸入數(shù)據(jù)不同而進(jìn)行分別處理時(shí)，傳統(tǒng)的做法是一條比較指令后面緊跟一條條件轉(zhuǎn)移指令。 MMX的比較指令通過(guò)條件選擇能力，取消了轉(zhuǎn)移指令，這是 MMX (5) 轉(zhuǎn)換指令特點(diǎn)， MMX的轉(zhuǎn)換指令，是緊縮或解緊縮指令，能 方便地完成各種精度的數(shù)據(jù)轉(zhuǎn)換 ，其中緊縮指令帶有飽和操作。它取出 4個(gè) 32位數(shù)，將其緊縮為 4個(gè) 16位的數(shù)。 轉(zhuǎn)換指令廣泛用于矩陣的行列轉(zhuǎn)換；可以在每對(duì)像點(diǎn)之間插入新像點(diǎn)的插值操作；實(shí)現(xiàn) RGB與 YUV的彩色空間轉(zhuǎn)換等。 動(dòng)態(tài)執(zhí)行技術(shù)涉及數(shù)據(jù)相關(guān)性及指令調(diào)度法、轉(zhuǎn)移預(yù)測(cè)法、指令的發(fā)射順序與完成順序等流水技術(shù)基本要素。 下圖是動(dòng)態(tài)執(zhí)行技術(shù)的核心結(jié)構(gòu)示意圖。遇到轉(zhuǎn)移指令，通過(guò)轉(zhuǎn)移目標(biāo)緩沖器 BTB來(lái)預(yù)測(cè)是否發(fā)生轉(zhuǎn)移，并給出下一指令地址送往指令指針寄存器