【正文】 、有條不紊地工作。 PCAR MDR DRIR R2Y R0X R0+R2R0 取指 PCO， G， ARi R/W=R DRO， G， IRi +， G， R0i R0O， G， Xi R2O， G， Yi PCAR MDR DRIR R3Y R1X R3 R1R3 取指 PCO， G， ARi R/W=R DRO， G， IRi ， G， R3i R1O， G， Xi R3O， G， Yi 圖的右邊部分標注了每一個機器周期中用到的微操作控制信號序列。 【 解 】 (1)“ADD R2， R0”指令是一條加法指令，參與運算的兩個數(shù)放在寄存器 R2和 R0中，指令周期流程圖包括取指令階段和執(zhí)行指令階段兩部分 (為簡單起見 ，省去了“ → ” 號左邊各寄存器代碼上應(yīng)加的括號 )。并列出相應(yīng)的微操作控制信號序列。另外，線上標注有小圈表示有控制信號，例中 yi表示 y寄存器的輸入控制信號， R1o為寄存器 R1的輸出控制信號，未標字符的線為直通線，不受控制。 菱形 通常用來表示某種判別或測試，不過時間上它依附于緊接它的前面一個方框的 CPU周期，而不單獨占用一個 CPU周期。 五條指令的取指和執(zhí)行過程 在進行計算機設(shè)計時，可以采用 方框圖語言 來表示一條指令的指令周期。 (IR)中的地址碼 PC 注意 ： 執(zhí)行“ JMP 21”指令時，我們此處所給的四條指令組成的程序進入了死循環(huán)，除非人為停機，否則這個程序?qū)o休止地運行下去，因而內(nèi)存單元 40中的和數(shù)將一直不斷地發(fā)生變化。 CPU周期（取指令階段） CPU把 24號單元的“ JMP 21”指令取出放至指令寄存器， 同時程序計數(shù)器內(nèi)容加 1，變?yōu)?25 CPU周期（執(zhí)行階段） CPU把 指令寄存器中地址碼部分 21送到程序計數(shù)器 ，從而用新內(nèi)容 21代替 PC原先的內(nèi)容 25。執(zhí)行周期將 IR中的 目標地址 送 PC。 NOP指令可用來調(diào)程序占位或延時之用。其中 第一個 CPU周期中取指令 ， CPU把 23號單元的“ NOP”指令取出放到指令寄存器， 第二個 CPU周期中執(zhí)行該指令。 寫入 注意 ：完成指令操作之后，累加器中仍然保留和數(shù) 6，而存儲器 40號單元中原先的內(nèi)容被沖掉 。其中數(shù)字 40是操作數(shù)地址。 (DR)+(AC) AC STA指令的指令周期由三個 CPU周期組成，基作用是將累加器 AC的內(nèi)容送地址為 n的存儲單元 ，即 (AC)n，以 STA 40為例。 (AR) ABUS 存儲器 (2)由存儲器單元 30中讀出操作數(shù) (6)，并經(jīng)過數(shù)據(jù)總線傳送到緩沖(30) DBUS DR (3)執(zhí)行加操作：由數(shù)據(jù)緩沖寄存器來的操作數(shù) (6)可送往 ALU 的一個輸入端，已等候在累加器內(nèi)的另 一個操作數(shù) (因為 CLA指令執(zhí)行結(jié)束后累加器內(nèi)容為零 )送往 ALU的另一輸入端，于是 ALU將兩數(shù)相加，產(chǎn)生運算結(jié)果為 0+6＝ 6。 （ IR）中的地址碼 AR 第三個 CPU周期主要完成取操作數(shù)并執(zhí)行加法操作中。 ADD n 指令的指令周期由三個 CPU周期組成，其作用是將累加 累加器 AC的內(nèi)容與地址為 n的存儲單元的內(nèi)容相加，結(jié)果仍送累加器 AC，即 (AC)+(n) AC ,以 ADD 30為例說明如下： 相加指令－－ ADD n 的指令周期 第二個 CPU周期主要完成送操作數(shù)地址。 CLA是一條非訪內(nèi)指令，其作用 是將 AC清零 ，它需要兩個CPU 周期，其中取指令階段需要一個 CPU周期，執(zhí)行指令階段需要一個 CPU周期。 (2) 一條指令的 CPU周期數(shù)取決于指令的復(fù)雜性，如有無操作數(shù)，操作數(shù)的多少，操作數(shù)的尋址方式等。 下圖示出了采用定長 CPU周期的指令周期示意圖 。 時鐘周期 通常稱為 節(jié)拍脈沖 或 T周期 。 指令周期 CPU從內(nèi)存取出一條指令并執(zhí)行這條指令的時間總和。 －－是采用時序邏輯技術(shù)來實現(xiàn)的； －－ 是采用存儲邏輯來實現(xiàn)的； 操作控制器與時序產(chǎn)生器 指令周期 指令周期的基本概念 計算機所以能自動地工作，是因為 CPU能從存放程序的內(nèi)存里取出一條指令并執(zhí)行這條指令；緊接著又是取指令，執(zhí)行指令 …… ，如此周而復(fù)始，構(gòu)成了一個封閉的循環(huán)。在各寄存器之間建立數(shù)據(jù)通路的任務(wù)，是由稱為 操作控制器 的部件來完成的。 數(shù)據(jù)通路 是許多寄存器之間傳送信息的通路。這些標志位通常 分別由 1位觸發(fā)器保存 除此之外，狀態(tài)條件寄存器 還保存中斷和系統(tǒng)工作狀態(tài)等信息， 以便使 CPU和系統(tǒng)能及時了解機器運行狀態(tài)和程序運行狀態(tài)。在這種情況下，需要在指令格式中對寄存器號加以編址。 目前 CPU中的累加寄存器，多達 16個， 32個，甚至更多 。累加寄存器暫時存放 ALU運算的結(jié)果信息。 CPU中的主要寄存器 （ IR） 保存現(xiàn)行令，并將操作碼提供指令譯碼器譯碼 （ PC） 裝入給定值，存儲程序首地址，或轉(zhuǎn)移目標地址 自動加 1計數(shù)，每取出一條指令，自動指向下一條指令 （ AR） 保存當(dāng)前 CPU所訪問的內(nèi)存單元的地址 （ AC） 存放算術(shù)邏輯運算的操作數(shù)之一及運算結(jié)果 累加寄存器 AC通常簡稱為累加器，它是一個通用寄存器。 （ DR） 數(shù)據(jù)緩沖寄存器用來暫時存放由內(nèi)存儲器讀出的一條指令或一個數(shù)據(jù)字；反之，當(dāng)向內(nèi)存存入一條指令或一個數(shù)據(jù)字時，也暫時將它們存放在數(shù)據(jù)緩沖寄存器中。 這些寄存器用來暫存一個計算機字。 程序計數(shù)器 PC、指令寄存器 IR 指令譯碼器、時序產(chǎn)生器、操作控制器 作為“決策機構(gòu)”協(xié)調(diào)和指揮整個計算機系統(tǒng)的操作，包括： (1)從內(nèi)存中取出一條指令，并指出下一條 (2)對指令進行譯碼或測試，并產(chǎn)生相應(yīng)的操作控制信號，以便啟動規(guī)定的動作； (3)指揮并控制 CPU、內(nèi)存和輸入 /輸出設(shè)備之間數(shù)據(jù)流動的方向。 CPU的基本組成－－ 現(xiàn)代 CPU由運算器、 cache和控制器三大部分組成。 3. 時間控制 －－對操作控制信號加以時間上的約束 對各種操作實施時間上的定時稱為時間控制。由于程序是一個指令序列，這些指令的相互順序不能任意顛倒，必須嚴格按程序規(guī)定的順序進行。專門用來完成此項工作的計算機部件稱為 中央處理器 ，通常簡稱 CPU。程序是一個指令序列，這個序列明確告訴計算機應(yīng)該執(zhí)行什么操作，在什么地方找到用來操作的數(shù)據(jù)。 CPU的中心任務(wù)是逐條地從內(nèi)存中取出指令，并執(zhí)行指令所需的操作，完成程序的預(yù)定任務(wù)。計算機科學(xué)與技術(shù)專業(yè) 計算機組成原理 武漢科技大學(xué) 計算機科學(xué)與技術(shù)學(xué)院 第五章 中央處理器 ? 本章內(nèi)容 CPU的組成和功能 指令周期 時序產(chǎn)生器和控制方式 微程序控制器 微程序設(shè)計技術(shù) 硬布線控制器 傳統(tǒng)的 CPU 流水 CPU RISC CPU 多媒體 CPU 計算機的核心部分稱為中央處理器，簡稱 CPU。 傳統(tǒng)的 CPU由 運算器 和 控制器 兩大部件組成，現(xiàn)代的 CPU由 運算器 、 控制器 和 Cache三大部件組成。 CPU的組成和功能 CPU器的功能 當(dāng)用計算機解決某個問題時，我們首先必須為它編寫程序。一旦把程序裝入內(nèi)存儲器，就可以由計算機來自動完成取出指令和執(zhí)行指令的任務(wù)。 CPU對整個計算機系統(tǒng)的運行是極其重要的，它具有如下 1. 指令控制 －－控制程序中指令的執(zhí)行順序 程序的順序控制稱為指令控制。 2. 操作控制 －－形成執(zhí)行指令所需的控制信號并送往相應(yīng)部件 一條指令的功能往往是由若干個操作信號的組合來實現(xiàn)的，因此， CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，把各種操作信號送往相應(yīng)的部件，從而控制這些部件按指令的要求進行動作。在計算機中，各種指令的操作信號以及一條指令的整個執(zhí)行過程都受到時間的嚴格 4. 數(shù)據(jù)加工 －－對數(shù)據(jù)進行相應(yīng)的算術(shù)邏輯運算及相應(yīng)加工處理 數(shù)據(jù)加工就是對數(shù)據(jù)進行算術(shù)運算和邏輯運算處理。 CPU 運算器 控制器 組成： 組成： 功能： 功能： 算術(shù)邏輯單元 ALU、累加寄存器 AC 數(shù)據(jù)緩沖寄存器 DR、狀態(tài)條件寄存器 PSW 作為“執(zhí)行機構(gòu)”接受控制器送來的命令，負責(zé)對數(shù)據(jù)進行加工處理，包括：執(zhí)行所有算術(shù)、邏輯運算及比較、測試等。 在 CPU中至少要有六類寄存器。根據(jù)需要，可以擴充其數(shù)目。 緩沖寄存器的作用是 (1)作為 CPU (2)補償 CPU (3)在單累加器結(jié)構(gòu)的運算器中，數(shù)據(jù)緩沖寄存器還可兼作為操作數(shù)寄存器。其功能是：當(dāng)運算器的算術(shù)邏輯單元 ALU)執(zhí)行算術(shù)或邏輯運算時，為 ALU提供一個工作區(qū)。顯然， 運算器中至少要有一個累加寄存器 。當(dāng)使用多個累加器時，就變成通用寄存器堆結(jié)構(gòu)，其中任何一個可存放源操作數(shù)，也可存放結(jié)果操作數(shù)。 （ PSW） 保存算術(shù)邏輯運算或測試的狀態(tài)結(jié)果 狀態(tài)條件寄存器保存由算術(shù)指令和邏輯指令運行或測試的結(jié)果建立的各種條件碼內(nèi)容，如運算結(jié)果 進位標志 (C)，運算結(jié)果 溢出標志 （ V)，運算結(jié)果為 零標 志 (Z)，運算結(jié)果為 負標志 (N)等等。因此， 狀態(tài)條件寄存器是一個由各種狀態(tài)條件標志拼湊而成的寄存器 。 信息從什么地方開始，中間經(jīng)過哪個寄存器或多路開關(guān)，最后傳送到哪個寄存器，都要加以控制。操作控制器的功能，就是 根據(jù)指令操作碼和時序信號，產(chǎn)生各種操作控制信號，以便正確地建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的控制 根據(jù)設(shè)計方法不同，操作控制器可分為 時序邏輯型 、 存儲邏輯型 、 時序邏輯與存儲邏輯結(jié)合型 三種。除非遇到停機指令，否則這個循環(huán)將一直繼續(xù)下去。 CPU周期 又稱 機器周期 ，CPU訪問一次內(nèi)存所花的時間較長，因此用從內(nèi)存讀取一條指令字的最短時間來定義。一個 CPU周期包含若干個時鐘周期。 說明： (1) 指令周期由若干個 CPU周期組成，第一個 CPU周期為取指周期。 (3) 每個機器周期由若干個 T周期構(gòu)成，所含的 T周期數(shù)有定長和變長兩種。 1 取指令階段 (1)PC的內(nèi)容 20(八進制 )被裝入地址寄存器 AR； (PC) AR (2)PC內(nèi)容加 1，變成 21，為取下一條指令做好準備； (PC)+1 PC (3) (AR) ABUS (4)所選存儲器單元 20的內(nèi)容經(jīng)過數(shù)據(jù)總線，傳送到數(shù)據(jù)緩沖寄存器DR； ((AR)) DBUS DR (5)緩沖寄存器的內(nèi)容傳送到指令寄存器 IR； (DR) IR (6)指令寄存器中的操作碼被譯碼或測試 (7)CPU識別出是指令 CLA 非訪內(nèi)指令－－ CLA 的指令周期 2 執(zhí)行指令階段 (1)操作控制器送一 控制信號（清零）給算術(shù)邏輯運算單元 ALU； (2)ALU響應(yīng)該控制信號，將 累加寄存器 AC的內(nèi)容全部清零 ，從而執(zhí)行了 CLA指令。在此階段， CPU的動作只有一個，那就是把指令寄存器中的地址碼部分 (30)裝入地址寄存器，其中 30為內(nèi)存中存放操作數(shù)的地址。在此階段，CPU (1)把地址寄存器中的操作數(shù)的地址 (30)發(fā)送到地址總線上。這個結(jié)果放回累加器，替換了累加器中原先的數(shù) 0 。 存數(shù)指令－－ STA n 的指令周期 在執(zhí)行階段的第一個 CPU周期中， CPU完成的動作是把指令寄存器中地址碼部分的形式地址 40裝到地址寄存器。 (IR)中的地址碼 AR 將累加器中的值存入指令指定的地址單元 (1)累加器的內(nèi)容 (6)被傳送到數(shù)據(jù)緩沖寄存器 DR； (AC) DR (2)把地址寄存器的內(nèi)容 (40)發(fā)送到地址總線上， 40即為將要存入的數(shù)據(jù) 6 (AR) ABUS (3)把緩沖寄存器的內(nèi)容 (6)發(fā)送到數(shù)據(jù)總線上； (DR) DBUS (4)數(shù)據(jù)總線上的數(shù)寫入到所選中的存儲器單元中，即將數(shù) 6寫入到存儲器 40號單元中。 空操作指令－－ NOP和轉(zhuǎn)移指令－－ JMP n 的指令周期 第四條指令即 “ NOP”指令 ，這是一條空操作指令。因譯碼器譯出是“ NOP”指令，第二個 CPU周期中操作控制器不發(fā)出任何控制信號。 JMP指令的指令周期由兩個 CPU周期組成，即取指周期和執(zhí)行周期。以JMP 21為例。這樣，下一條指令將不從 25單元讀出，而是從內(nèi)存 21單元開始讀出并執(zhí)行，從而改變了程序原先的執(zhí)行順