【正文】 路、與數(shù)據(jù)cache的接口。兩個(gè)指令預(yù)取緩沖器，每個(gè)都是 32字節(jié)，負(fù)責(zé)由指令 cache 指令譯碼器除完成譯碼指令外，還要完成指令配對檢查。兩條連續(xù)的指令 I1， I2前后被譯碼，然后判斷是否將這一對指令并行發(fā)射出去。發(fā)射一對指令必須滿足如下條件： (1)兩 條 指令是簡單指令； (2)兩條指令不發(fā)生數(shù)據(jù)相關(guān)； (3)每條指令都不同時(shí)含有立即數(shù)和偏移量 ； (4)只有 I1允許帶有指令前綴。 CPU對 U， V兩條流水線的調(diào)度采用按序發(fā)射按序完成策略 。檢查合格的一對指令同時(shí)被發(fā)射到 U， V流水線的下一段。如果不滿足配對條件，只允許 I1指令發(fā)射到 U流水線的下一段。在指令配對條件下，流水線在每個(gè)時(shí)鐘周期內(nèi)執(zhí)行兩條簡單的整數(shù)指令，但一般只能執(zhí)行一條浮點(diǎn)數(shù)指令。原因是：浮點(diǎn)數(shù)指令流水線是 8段，而前 5段與 U， V流水線 (共 5段 )共享，而且某些浮點(diǎn)操作數(shù)是 64位，所以浮點(diǎn)數(shù)指令不 控制 ROM屬于微程序控制器，其中存放一組解釋指令操作順序的微指令代 兩個(gè)地址生成器用于計(jì)算存儲(chǔ)器操作數(shù)地址。各種模式下的邏輯地址最終要轉(zhuǎn)換成物理地址來訪問數(shù)據(jù) cache，并用轉(zhuǎn)換后援緩沖器 TLB來加速這種地址轉(zhuǎn)換過程。寄存器堆有 8個(gè) 32位整數(shù) 寄存器，用于地址計(jì)算、保存 ALU的源操作數(shù)和目的操作數(shù)。 (2)指令 cache和數(shù)據(jù) cache 80486 CPU中有 8KB的指令和數(shù)據(jù)共用的 cache。而奔騰 CPU則分設(shè)指令cache和數(shù)據(jù) cache，各 8KB。指令 cache是只讀的，以單端口 256位 (32B)向指令預(yù)取緩沖器提供超長指令字代碼。數(shù)據(jù) cache是可讀可寫的，雙端口，每個(gè)端口 32位，與 U， V兩條流水線交換整數(shù)數(shù)據(jù)，或組合成一個(gè) 64位端口與浮點(diǎn)運(yùn)算部件交換浮點(diǎn)數(shù)據(jù)。兩個(gè) cache與 64位數(shù)據(jù)、 32位地址的 CPU 兩個(gè) cache都是 2路組相聯(lián)結(jié)構(gòu)，每個(gè) 32字節(jié)。數(shù)據(jù) cache可設(shè)置成行寫回或全寫法方式，并守 MESI協(xié)議來維護(hù) L1cache， L2cache的一致性。 兩個(gè) cache都使用物理地址。每個(gè) cache都有一個(gè)后援緩沖器 TLB，負(fù)責(zé)將TLB命中的線性地址轉(zhuǎn)換成 32 指令 cache與數(shù)據(jù) cache獨(dú)立設(shè)置是對標(biāo)量流水線的有力支持，它不僅使指令預(yù)取和數(shù)據(jù)讀寫能無沖突地同時(shí)完成，而且可同時(shí)與 U， V兩條流水線分別交換 (3)浮點(diǎn)運(yùn)算部件 奔騰 CPU內(nèi)部包含了一個(gè) 8段的流水浮點(diǎn)運(yùn)算器。前 4段為指令預(yù)取 (PF)、指令譯碼 (D1) 、地址生成 (D2)、取操作數(shù) (EX)，在 U， V流水線中完成；后 4段為執(zhí)行 1(X1)、執(zhí)行 2(X2)、 結(jié)果寫回寄存器堆 (WF)、錯(cuò)誤報(bào)告 (ER)，在浮點(diǎn)運(yùn)算部件中完成。一般只能由 U流水線完成一條浮點(diǎn)數(shù)操作指令。 浮點(diǎn)部件支持 IEEE754標(biāo)準(zhǔn)的單、雙精度格式的浮點(diǎn)數(shù)，另外還使用一種稱為臨時(shí)實(shí)數(shù)的 80位浮點(diǎn)數(shù)。其中有浮點(diǎn)專用加法器、乘法器和除法器，有 8個(gè) 80位寄存器組成的寄存器堆，內(nèi)部的數(shù)據(jù)總線為 80位寬。對于浮點(diǎn)數(shù)的常用指令如LOAD， ADD， MUL等采用了新的算法，用硬件來 實(shí)現(xiàn)，其執(zhí)行速度是 80486的 10倍多。 (4)動(dòng)態(tài)轉(zhuǎn)移預(yù)測技術(shù) 執(zhí)行轉(zhuǎn)移指令時(shí)為了不使流水線斷流， pentium采用了動(dòng)態(tài)轉(zhuǎn)移預(yù)測技術(shù)。轉(zhuǎn)移目標(biāo)緩沖器 BTB一個(gè)小容量的 cache。當(dāng)一條指令導(dǎo)致程序轉(zhuǎn)移時(shí)， BTB便記錄這條指令及其轉(zhuǎn)移目標(biāo)地址。以后 遇到這條轉(zhuǎn)移指令時(shí)， BTB會(huì)依據(jù)前后轉(zhuǎn)移發(fā)生的歷史來預(yù)測該指令這次是轉(zhuǎn)移取還是順序取。若預(yù)測為轉(zhuǎn)移取，則將 BTB記錄的轉(zhuǎn)移目標(biāo)地址立即送出可用。 兩個(gè)指令預(yù)取緩沖器，每個(gè)容量為 32字節(jié)，當(dāng)前總是使用其中一個(gè) (假設(shè)為緩沖器 1)。當(dāng)在指譯碼 (D1)段譯出一條轉(zhuǎn)移指令時(shí)立即檢索 BTB。若預(yù)測為“順序取”，則繼續(xù)從緩沖器 1取指令；若預(yù)測為“轉(zhuǎn)移取”，則立即凍結(jié)緩沖器 1，啟動(dòng)另一個(gè)緩沖器 2，由給出的轉(zhuǎn)移目標(biāo)地址處開始取分支程序的指令序列。這樣，保證了流線的指令預(yù)取步驟永遠(yuǎn)不會(huì)空置。并且預(yù)測轉(zhuǎn)移取錯(cuò)誤時(shí)，正確路徑的指令已經(jīng)在另一個(gè)沖器中，使流水線的性能損失減至最小。 RISC CPU 基于三要素的 RISC機(jī)器的特征是： (1)使用 等長指令 ，目前的典型長度是 4個(gè)字節(jié) (2)尋址方式少 且簡單，一般為 2—3種，最多不超過 4種，絕不出現(xiàn) (3)只有取數(shù)指令 (LOAD)、存數(shù)指令 (STORE)訪問存儲(chǔ)器 。指令中最多出現(xiàn) RS型指令，絕不出現(xiàn) SS (4)指令集中的 指令數(shù)目一般少于 100種 ，指令 格式一般少于 4種 (5)指令 功能簡單 ，控制器多采用 硬布線方式 ，以期更快的執(zhí)行速度。 RISC CPU RISC的三個(gè)要素是： (1)一個(gè)有限的簡單的指令集； (2)CPU配備大量的通用寄存器； (3)強(qiáng)調(diào)對指令流水線的優(yōu)化。 (6)平均而言，所有指令的 執(zhí)行時(shí)間為一個(gè)處理時(shí)鐘周期 (7)指令格式中用于指派 整數(shù)寄存器 的個(gè)數(shù)不少于 32個(gè) ，用于指派 浮點(diǎn)數(shù)寄存器 的個(gè)數(shù)不少于 16個(gè) 。 (8)強(qiáng)調(diào) 通用寄存器資源的優(yōu)化 (9)支持 指令流水并強(qiáng)調(diào)指令流水的優(yōu)化 (10)RlSC技術(shù)的復(fù)雜性于它的 編譯程序 ，因此軟件系統(tǒng)開發(fā)時(shí)間比CISC機(jī)器長。 RISC與 CISC的主要特征對比 88110 CPU結(jié)構(gòu)框圖 MC 88110 CPU是一個(gè) RISC處理器。處理器有 12個(gè)執(zhí)行功能部件， 3個(gè) cache和 1個(gè)控制部件。其結(jié)構(gòu)框圖請見 CAI所示。 RISC CPU實(shí)例 多媒體 CPU 多媒體 CPU 媒體 指傳遞信息的媒介 ，它包括 存儲(chǔ)信息的實(shí)體 與 傳遞信息的載體 兩部分。磁盤、光盤等皆屬存儲(chǔ)信息的實(shí)體，而載體則指用來表達(dá)信息的形體，如數(shù)值、文字、聲音、圖形與動(dòng)靜圖像等。 多媒體技術(shù) 是指計(jì)算機(jī) 把各種不同的電子媒質(zhì)集成起來，統(tǒng)一進(jìn)行存儲(chǔ)、處理和傳輸。 這些電子媒質(zhì)包括計(jì)算機(jī) 屏幕顯示、視頻光盤、 CDROM以及語言和聲音的綜合，同時(shí)在這些部件之間建立邏輯連接，從而使整個(gè)系統(tǒng)具有交互性。 顯然，多媒體技術(shù)使計(jì)算機(jī)進(jìn)一步擺脫了“計(jì)算工具”的傳統(tǒng)觀念，成為處理各種信息的強(qiáng) 1. 多媒體技術(shù)很重要的內(nèi)容是對圖像與聲音進(jìn)行操作、存儲(chǔ)與 圖像與聲音的壓縮技術(shù) 適應(yīng)多媒體技術(shù)的軟件技術(shù) 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)方面的技術(shù) 傳送。這就需要將每幅圖像從模擬量轉(zhuǎn)換成數(shù)字量，然后進(jìn)行圖像處理，與圖形文字等復(fù)合，再存儲(chǔ)在機(jī)器內(nèi)。但是進(jìn)行管理、操作、存儲(chǔ)的圖像并不只是數(shù)量很少的靜止圖像，而是符合視頻標(biāo)準(zhǔn)的每秒 30幀的彩色圖像。如果由多媒體計(jì)算機(jī)存儲(chǔ)器能演放 1秒鐘的音像制品，則信息量就高達(dá) ，而目前用來存儲(chǔ)圖像、程序的光盤 CDROM，容量只有 550兆字節(jié)。可見如不對圖像采用壓縮技術(shù)，僅存儲(chǔ)圖像的要求這一點(diǎn)就無法達(dá)到， 何況 1倍速的 CDROM的數(shù)據(jù)傳輸率也只有 150KB/s，無法做到多幅圖像的實(shí)時(shí)再現(xiàn)。圖像數(shù)據(jù)如不壓縮，則實(shí)現(xiàn)多 圖像壓縮 是 將圖像用像素存儲(chǔ)的方式，經(jīng)過圖像變換、量化、高效編碼等 處理，轉(zhuǎn)換成特殊形式的編碼 。這樣一來，計(jì)算機(jī)所需存儲(chǔ)與實(shí)時(shí)傳送的數(shù)據(jù)量就可大大降低。 2. 為適應(yīng)多媒體技術(shù)發(fā)展， 一是需要開發(fā)具有多媒體功能的OS(操作系統(tǒng) )，二是開展以編輯工具為中心的軟件技術(shù)研究 。對第一個(gè)課題， Microsoft開發(fā)的視窗 95至視窗 2022系列多媒體 OS版獲得了很大成功。對第二個(gè)課題，編輯工具必須將圖形、文檔、聲音、圖像、視像等多種媒質(zhì)聯(lián)系在一起，為實(shí)際應(yīng)用提供方便。 3. 為了在算機(jī)系統(tǒng)中增加多媒體數(shù)據(jù)的獲取功能、壓縮解壓功能、實(shí)時(shí)處理功能、多媒體數(shù)據(jù)的 I/O與通信功能，在計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)領(lǐng)域需要做 三方面的改進(jìn) ： 第一， 選擇專用芯片和專用插卡來擴(kuò)充功能 ，如聲卡、視頻卡、網(wǎng)卡、內(nèi)接或外接調(diào)制解調(diào)器。 第二， 改善總 線的結(jié)構(gòu)和性能 ，如加寬系統(tǒng)總線，提高時(shí)鐘速率。 第三，將一些重要的 多媒體技術(shù)融合到 CPU芯片 或設(shè)計(jì)全新的多媒體 CPU芯片。本節(jié)本節(jié)重點(diǎn)介紹多媒體 CPU的系統(tǒng)結(jié)構(gòu)特點(diǎn) 。 MMX是一種多媒體擴(kuò)展結(jié)構(gòu)技術(shù)，它極大提高了計(jì)算機(jī)在多媒體和通信應(yīng)用方面的功能。 帶有 MMX技術(shù)的 CPU特別適合于數(shù)據(jù)量很大的圖形、圖像數(shù)據(jù)處理，從而使三維圖形、圖畫、運(yùn)動(dòng)圖像為目標(biāo)的 MPEG視頻、音樂合成、語音識(shí)別、虛擬現(xiàn)實(shí)等數(shù)據(jù)處理的速度有了很大提高 。 MMX技術(shù)集成到新一代 pentium CPU時(shí)，主要體現(xiàn)在： ①采用 4種新的數(shù)據(jù)類型，②使用 8個(gè) 64 位寬的 MMX寄存器，③增設(shè) 57條新指令。 MMX技術(shù)定義了三種打包的數(shù)據(jù)類型及一種 64位字長的數(shù)據(jù)類型。打包數(shù)據(jù)類型中的每個(gè)元素以及 64位數(shù)都是帶符號(hào)或不帶符號(hào)的定點(diǎn)整數(shù) (字節(jié)、字、雙字、四字 ) 緊縮字節(jié)類型： 8個(gè)字節(jié)打包成一個(gè) 64 緊縮字類型： 4個(gè)字打包成一個(gè) 64 緊縮雙字類型：兩個(gè) 32位的雙字打包成一個(gè) 64 四字類型：一個(gè) 64位數(shù)。 MMX(— Multi Medium eXtended)技術(shù) 8個(gè) MMX寄存器 MM0—MM7的寬度為 64位，但它們沒有單獨(dú)設(shè)置，而是借用浮點(diǎn)處理單元中的 8 個(gè) (80位 )數(shù)據(jù)寄存器，它是通過使用“別名”的辦法來實(shí)現(xiàn)的。即浮點(diǎn)單元的 8個(gè)數(shù)據(jù)寄存 器被浮點(diǎn)指令看成 ST0—ST7，被 MMX指令看成是 MM0—MM7 。 這樣， 8個(gè)字節(jié)或 4個(gè)字或 2個(gè)雙字被打包裝入一個(gè) 64位的 MMX寄存器，一旦執(zhí)行一條 MMX指令時(shí)，將所有這些 8個(gè)、 4個(gè)或 2個(gè)的數(shù)據(jù)同時(shí)取出，進(jìn)行數(shù)學(xué)運(yùn)算或邏輯操作，最后結(jié)果寫入 MMX寄存器。事實(shí)上，這種運(yùn)算處理過程是一種并行處理過程，故稱為 SIMD(單指令 多數(shù)據(jù) )的并行處理 。 如果一條指令支持多種數(shù)據(jù)類型：字節(jié)（ B)、字 (W)、雙字 (D)或四字 (Q)的操作，則選用某一數(shù)據(jù)類型時(shí)，相應(yīng)的字母 B， W ， D或 Q列入指令助記符的后面。對于轉(zhuǎn)換指令要列入兩個(gè)字母，例如 WB表示把字拆成字節(jié)，而 BW表示把 MMX指令的先進(jìn)性體現(xiàn)在以下五個(gè)方面： (1) SIMD結(jié)構(gòu) ，此前我們遇到的計(jì)算機(jī)是 SISD(單指令單 數(shù)據(jù) )的系統(tǒng)結(jié)構(gòu)。而 SIMD結(jié)構(gòu)則是單指令多數(shù)據(jù)的系統(tǒng)結(jié)構(gòu)。 MMX指令 充分利用 CPU64位帶 寬的處理能力，一次可以并行處理 8個(gè) 8位數(shù)據(jù)，或 4個(gè) 16位數(shù)據(jù)，或 2個(gè) 32 (2) 飽和運(yùn)算方式， 這是運(yùn)算發(fā)生溢出時(shí)使用的處理方法。如果運(yùn)算結(jié)果超過最大值，則將此值按最大值處理，低于最小值時(shí)按最小值處理。由于不需要進(jìn)行溢出處理， 所以提高了處理能力。飽和運(yùn)算適合于面向像素?cái)?shù)據(jù)的處理。 (3)積和運(yùn)算方式， MMX的乘法指令中， PMADDWD指令是一條關(guān)鍵指令，它具有乘法 累加操作動(dòng)能。下圖說明了它的操作功能，將兩個(gè)緊縮字類型的數(shù)中相應(yīng)的元素 (16位 )相乘，生成 4個(gè) 32位的積，再將左側(cè)的兩個(gè)積相加，得出一個(gè)結(jié)果；右側(cè)的兩個(gè)積相加 ，得出另一個(gè)結(jié)果。這樣便生成一個(gè)緊縮雙字類型的 (4)比較指令特點(diǎn) ， MMX的比較指令不建立標(biāo)志位，而是建立真假條件的屏蔽字，后跟一個(gè)邏輯操作，從不同的輸入中選擇所需要的元素，從而對輸入數(shù)據(jù)并行地分別進(jìn)行處理。下圖表示PCMPGTW指令的功能示意，對應(yīng)部分比較結(jié)果所建立的全“ 0”表示假條件，全“ 1” 當(dāng)輸入數(shù)據(jù)不同而進(jìn)行分別處理時(shí)，傳統(tǒng)的做法是一條比較指令后面緊跟一條條件轉(zhuǎn)移指令。條件轉(zhuǎn)移指令會(huì)降低指令流水線的性能。 MMX的比較指令通過條件選擇能力，取消了轉(zhuǎn)移指令，這是 MMX (5) 轉(zhuǎn)換指令特點(diǎn)， MMX的轉(zhuǎn)換指令，是緊縮或解緊縮指令，能 方便地完成各種精度的數(shù)據(jù)轉(zhuǎn)換 ，其中緊縮指令帶有飽和操作。下圖表示 PACKSSDW緊縮指令的功能示意。它取出 4個(gè) 32位數(shù)，將其緊縮為 4個(gè) 16位的數(shù)。如果某個(gè)數(shù)比 16位數(shù)大，則執(zhí)行飽和操作。 轉(zhuǎn)換指令廣泛用于矩陣的行列轉(zhuǎn)換；可以在每對像點(diǎn)之間插入新像點(diǎn)的插值操作；實(shí)現(xiàn) RGB與 YUV的彩色空間轉(zhuǎn)換等。 動(dòng)態(tài)執(zhí)行技術(shù) 是指 通過預(yù)測程序流來調(diào)整指令的執(zhí)行，并分析程序的數(shù)據(jù)流來選擇指令執(zhí)行的最佳順序。 動(dòng)態(tài)執(zhí)行技術(shù)涉及數(shù)據(jù)相關(guān)性及指令調(diào)度法、轉(zhuǎn)移預(yù)測法、指令的發(fā)射順序與完成順序等流水技術(shù)基本要素。它非常利于 MMX指令的加速執(zhí)行。 下圖是動(dòng)態(tài)執(zhí)行技術(shù)的核心結(jié)構(gòu)示意圖。 動(dòng)態(tài)執(zhí)行技術(shù) 實(shí)現(xiàn)動(dòng)態(tài)執(zhí)行的關(guān)鍵 ：取消傳統(tǒng)的“取指” 和“執(zhí)行”兩階段之間指令需要線性排列的限制，而使用一個(gè)指令緩沖池以開辟一個(gè)較長的指令窗口，以便允許執(zhí) 與指令緩沖池相連的三個(gè)硬件單元是： 取指 /譯碼單元 其功能是從指令 cache讀取程序指令流，將其譯碼成相應(yīng)的微操作系列，以指明該指令流所需的數(shù)據(jù)流。遇到轉(zhuǎn)移指令，通過轉(zhuǎn)移目標(biāo)緩沖器 BTB來預(yù)測是否發(fā)生轉(zhuǎn)移，并給出下一指令地址送往指令指針寄存器 IP中。取指 /譯碼