arm嵌入式系統(tǒng)-閱讀頁
2025-07-07 15:41本頁面
【正文】 LDR R0，=LableR0的bit=0,BX自動將CPSR中的T置0 BX R0切換到ARM狀態(tài)，并跳轉(zhuǎn)到Lable處執(zhí)行 CODE32下面的指令為ARM指令Lable MOV R1,10 ARM處理器模式ARM處理器共支持7種處理模式 ARM處理器模式處理器模式說明備注用戶usr正常程序運(yùn)行的工作模式不能直接從用戶模式切換到其他模式特權(quán)模式系統(tǒng)（sys）用于支持操作系統(tǒng)的特權(quán)任務(wù)等與用戶模式類似，但具有直接奇幻到其他模式等特權(quán)異常模式管理（svc）供操作系統(tǒng)使用的一種保護(hù)模式只有在系統(tǒng)復(fù)位和軟件中斷響應(yīng)時(shí)，才進(jìn)入此模式中止（abt）用于虛擬內(nèi)存和（或）存儲器保護(hù)在ARM7內(nèi)核中沒有多大用處未定義(und)支持軟件仿真的硬件協(xié)處理器只有在問誒定義指令異常響應(yīng)時(shí)，才進(jìn)入此模式中斷（irq）中斷請求處理只有在IRQ異常響應(yīng)時(shí)，才進(jìn)入此模式快速中斷（fiq）快速中斷請求處理只有在FIQ異常響應(yīng)時(shí)，才進(jìn)入此模式只有在特權(quán)模式下才允許對當(dāng)前程序狀態(tài)寄存器CPSR的所有控制位直接進(jìn)行讀/寫訪問，而在非特權(quán)模式下只允許對CPSR的控制位進(jìn)行間接訪問。通過程序修改CPSR可以進(jìn)入異常。究竟何時(shí)進(jìn)入異常模式，具體規(guī)定如下： 處理器復(fù)活之后進(jìn)入管理模式，操作系統(tǒng)內(nèi)核通常處于管理模式； 當(dāng)處理器訪問存儲器失敗時(shí)，進(jìn)入數(shù)據(jù)訪問中止模式； 當(dāng)處理器遇到不支持的指令時(shí)，進(jìn)入未定義模式； 中斷模式與快速中斷模式分別對ARM處理器兩種不同級別的中斷作出響應(yīng)。系統(tǒng)模式與用戶模式具有完全相同的寄存器。注意：要想進(jìn)入系統(tǒng)模式，必須通過修改CPSR才能實(shí)現(xiàn)。 通常是把子程序或者異常服務(wù)程序?qū)⒁玫降募拇嫫鲀?nèi)容保存到堆棧中。 在ARM處理器中通常將寄存器R13作為堆棧指針(SP),用于保存堆棧的出入口處地址。6CPSR和SPSR Thumb狀態(tài)下的寄存器1，各種模式下實(shí)際訪問的寄存器 8個(gè)通用寄存器（R0~R7） 程序計(jì)數(shù)器（PC） 堆棧指針（SP） 鏈接寄存器（LR） 程序狀態(tài)寄存器（CPSR）2，一般的通用寄存器3，堆棧指針SP4 鏈接寄存器LR5,ARM狀態(tài)寄存器與Thumb狀態(tài)寄存器之間的關(guān)系1 Thumb狀態(tài)R0~R7與ARM狀態(tài)R0~R7相同。可以使用MOV指令的特殊變量將一個(gè)值從低端寄存器（R0~R7）轉(zhuǎn)移到高端寄存器，或者從高端寄存器轉(zhuǎn)移到低端寄存器。2．7 當(dāng)前程序狀態(tài)寄存器 ARM內(nèi)核包含1個(gè)CPSR和5個(gè)僅供異常處理模式使用的SPSR。 1個(gè)用于指示當(dāng)前執(zhí)行指令狀態(tài)的位（ARM指令還是Thumb指令）。 控制標(biāo)志位CPSR的最低8位為控制位，它們分別是： 中斷標(biāo)志位I和F 處理器狀態(tài)位T 處理器模式位M0~M41， 中斷禁止標(biāo)志位當(dāng)控制位I位置時(shí)，IRQ中斷被禁止，否則允許IRQ中斷使能；當(dāng)控制位F位置時(shí)，F(xiàn)IQ中斷被禁止，否則允許FIQ中斷使能。2， 控制位T控制位T反映了正在操作的狀態(tài)： 當(dāng)控制位T置位時(shí)（“1”），處理器正在Thumb狀態(tài)下運(yùn)行； 當(dāng)控制位T清零時(shí)（“0”）,處理器正在ARM狀態(tài)下運(yùn)行。如果這樣做，處理器會進(jìn)入一個(gè)無法預(yù)知的狀態(tài)。 請確保程序不依賴于包含特定值的保留位，因?yàn)閷淼奶幚砥骺赡軙v這些位設(shè)置為1或者0.、中斷及其向量表 只要正常的程序被暫時(shí)中止，處理器就進(jìn)入異常模式。 復(fù)位異常nRESET(n一般低電平有效)信號被拉低時(shí)，ARM處理器放棄正在執(zhí)行的指令當(dāng)nRESET信號再次變?yōu)楦唠娖綍r(shí)，ARM處理器執(zhí)行以下操作：強(qiáng)制M[4:0]變?yōu)閎10011,系統(tǒng)進(jìn)入管理模式將CPSR中的控制位I和F置位，IRQ和FIQ中斷禁止將CPSR中的控制位T清零，處理器處于ARM狀態(tài)強(qiáng)制PC從地址0x00開始對嚇一跳指令進(jìn)行取指返回到ARM狀態(tài)并恢復(fù)執(zhí)行 中斷請求異常IRQ只有當(dāng)CPSR中相應(yīng)的中斷屏蔽被清除時(shí)，才可能發(fā)生中斷請求（IRQ）異常當(dāng)異常發(fā)生時(shí)，程序計(jì)數(shù)器PC總是指向返回位置的嚇一跳指令即第三條指令，也就是說異常處理程序的正確返回地址為PC4，且在PC8的地址處發(fā)生異常中斷程序跳轉(zhuǎn)。諾依曼結(jié)構(gòu)，指令和數(shù)據(jù)公用一條32位數(shù)據(jù)總線，只有裝載、保存、和交換指令可訪問存儲器中
化學(xué)相關(guān)推薦
鄂ICP備17016276號-1