arm嵌入式系統(tǒng)-資料下載頁(yè)
2025-06-22 15:41本頁(yè)面
【正文】 。 控制標(biāo)志位CPSR的最低8位為控制位，它們分別是： 中斷標(biāo)志位I和F 處理器狀態(tài)位T 處理器模式位M0~M41， 中斷禁止標(biāo)志位當(dāng)控制位I位置時(shí)，IRQ中斷被禁止，否則允許IRQ中斷使能；當(dāng)控制位F位置時(shí)，F(xiàn)IQ中斷被禁止，否則允許FIQ中斷使能。注意：當(dāng)I或者F控制位為0時(shí)，則允許IRQ或者FIQ中斷（使能），即CPU內(nèi)核可以響應(yīng)中斷了。2， 控制位T控制位T反映了正在操作的狀態(tài)： 當(dāng)控制位T置位時(shí)（“1”），處理器正在Thumb狀態(tài)下運(yùn)行； 當(dāng)控制位T清零時(shí)（“0”）,處理器正在ARM狀態(tài)下運(yùn)行。警告：絕對(duì)不要強(qiáng)制改變CPSR寄存器中的控制位T。如果這樣做，處理器會(huì)進(jìn)入一個(gè)無(wú)法預(yù)知的狀態(tài)。 3模式控制位 MMMM1和M0位（即M[4:0]）都是模式控制位不是所有模式位的組合都定義了有效的處理器模式，因此不要使用表中沒(méi)有列出的組合 CPSR模式位值M[4:0]模式可見(jiàn)的Tunb狀態(tài)寄存器可見(jiàn)的ARM狀態(tài)寄存器10000用戶(hù)R0~RSP、LR、PC、CPSRR0~R1PC、CPSR10001快速中斷R0~RSP_fiq、LR_fiq、PC、CPSRR0~RR8_fi~R14_fiq、PC、CPSR、SPSR_fiq10010中斷R0~RSP_irq、LR_irq、PC、CPSRR0~R1R13_irq、R14_irq、PC、CPSR、SPSR_irq 保留位 CPSR中的保留位被保留，以便將來(lái)使用。 請(qǐng)確保程序不依賴(lài)于包含特定值的保留位，因?yàn)閷?lái)的處理器可能會(huì)講這些位設(shè)置為1或者0.、中斷及其向量表 只要正常的程序被暫時(shí)中止，處理器就進(jìn)入異常模式。 異常入口/出口總匯 異常向量表 異常優(yōu)先級(jí) 異常中斷的進(jìn)入與退出1進(jìn)入異常當(dāng)一個(gè)異常導(dǎo)致模式切換時(shí)，內(nèi)核自動(dòng)地做如下處理： 將異常處理程序的范圍地址保存到相應(yīng)異常模式下的LR，異常處理程序完成后的返回可通過(guò)將LR的值減去偏移量后寫(xiě)入PC(存斷點(diǎn)) 將CPSR的當(dāng)前值保存到相應(yīng)的異常模式下地SPSR,異常處理程序完成后的返回可通過(guò)保存在SPSR中的值來(lái)恢復(fù)CPSR（保存原狀態(tài)） 設(shè)置CPSR為相應(yīng)的異常模式（設(shè)置模式） 設(shè)置PC為相應(yīng)異常處理程序的中斷入口向量地址，跳轉(zhuǎn)到相應(yīng)的異常中斷處理程序執(zhí)行（切換狀態(tài)）2退出異常當(dāng)異常處理程序結(jié)束時(shí)，異常處理程序必須執(zhí)行如下操作：返回到發(fā)生異常中斷的指令的嚇一跳指令處執(zhí)行將SPSR的值復(fù)制回CPSR在入口處置位的中斷禁止控制位清零。 復(fù)位異常nRESET(n一般低電平有效)信號(hào)被拉低時(shí)，ARM處理器放棄正在執(zhí)行的指令當(dāng)nRESET信號(hào)再次變?yōu)楦唠娖綍r(shí)，ARM處理器執(zhí)行以下操作：強(qiáng)制M[4:0]變?yōu)閎10011,系統(tǒng)進(jìn)入管理模式將CPSR中的控制位I和F置位，IRQ和FIQ中斷禁止將CPSR中的控制位T清零，處理器處于ARM狀態(tài)強(qiáng)制PC從地址0x00開(kāi)始對(duì)嚇一跳指令進(jìn)行取指返回到ARM狀態(tài)并恢復(fù)執(zhí)行 中斷請(qǐng)求異常IRQ只有當(dāng)CPSR中相應(yīng)的中斷屏蔽被清除時(shí)，才可能發(fā)生中斷請(qǐng)求（IRQ）異常當(dāng)異常發(fā)生時(shí)，程序計(jì)數(shù)器PC總是指向返回位置的嚇一跳指令即第三條指令，也就是說(shuō)異常處理程序的正確返回地址為PC4，且在PC8的地址處發(fā)生異常中斷程序跳轉(zhuǎn)。 中斷延遲通過(guò)軟件處理程序來(lái)縮短中斷延遲的方法有2種，它們分別是中斷嵌套和使用高優(yōu)先級(jí) ARM體系的存儲(chǔ)系統(tǒng)ARM處理器采用馮諾依曼結(jié)構(gòu)，指令和數(shù)據(jù)公用一條32位數(shù)據(jù)總線(xiàn)，只有裝載、保存、和交換指令可訪(fǎng)問(wèn)存儲(chǔ)器中的數(shù)據(jù)。ARM結(jié)構(gòu)使用232個(gè)8位字節(jié)地址空間，字節(jié)地址的排列從0~2321.230個(gè)32位字，將地址除以4，地址為A的包含4個(gè)字節(jié)，地址分別為A、A+A+2和A+3包含231個(gè)16位半字，地址為A的半字包含2個(gè)字節(jié)，地址分別為A和A+1 存儲(chǔ)器格式 1小端存儲(chǔ)器系統(tǒng) 2大端存儲(chǔ)器系統(tǒng)ARM指令集不包含任何直接懸著大小端存儲(chǔ)器格式的指令，但是一個(gè)同時(shí)支持大小端存儲(chǔ)器格式基于ARM的芯片可以通過(guò)硬件配置（一般使用芯片的引腳來(lái)配置）來(lái)匹配存儲(chǔ)器系統(tǒng)所使用的規(guī)則注意：LPC2000系列ARM制定為小端模式，無(wú)論采取任何措施都不可改變15 / 15
化學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1