arm嵌入式系統(tǒng)(參考版)
2025-06-25 15:41本頁面
【正文】 ARM結構使用232個8位字節(jié)地址空間，字節(jié)地址的排列從0~2321.230個32位字，將地址除以4，地址為A的包含4個字節(jié)，地址分別為A、A+A+2和A+3包含231個16位半字，地址為A的半字包含2個字節(jié)，地址分別為A和A+1 存儲器格式 1小端存儲器系統(tǒng) 2大端存儲器系統(tǒng)ARM指令集不包含任何直接懸著大小端存儲器格式的指令，但是一個同時支持大小端存儲器格式基于ARM的芯片可以通過硬件配置（一般使用芯片的引腳來配置）來匹配存儲器系統(tǒng)所使用的規(guī)則注意：LPC2000系列ARM制定為小端模式，無論采取任何措施都不可改變15 / 15。 中斷延遲通過軟件處理程序來縮短中斷延遲的方法有2種，它們分別是中斷嵌套和使用高優(yōu)先級 ARM體系的存儲系統(tǒng)ARM處理器采用馮 異常入口/出口總匯 異常向量表 異常優(yōu)先級 異常中斷的進入與退出1進入異常當一個異常導致模式切換時，內核自動地做如下處理： 將異常處理程序的范圍地址保存到相應異常模式下的LR，異常處理程序完成后的返回可通過將LR的值減去偏移量后寫入PC(存斷點) 將CPSR的當前值保存到相應的異常模式下地SPSR,異常處理程序完成后的返回可通過保存在SPSR中的值來恢復CPSR（保存原狀態(tài)） 設置CPSR為相應的異常模式（設置模式） 設置PC為相應異常處理程序的中斷入口向量地址，跳轉到相應的異常中斷處理程序執(zhí)行（切換狀態(tài)）2退出異常當異常處理程序結束時，異常處理程序必須執(zhí)行如下操作：返回到發(fā)生異常中斷的指令的嚇一跳指令處執(zhí)行將SPSR的值復制回CPSR在入口處置位的中斷禁止控制位清零。 3模式控制位 MMMM1和M0位（即M[4:0]）都是模式控制位不是所有模式位的組合都定義了有效的處理器模式，因此不要使用表中沒有列出的組合 CPSR模式位值M[4:0]模式可見的Tunb狀態(tài)寄存器可見的ARM狀態(tài)寄存器10000用戶R0~RSP、LR、PC、CPSRR0~R1PC、CPSR10001快速中斷R0~RSP_fiq、LR_fiq、PC、CPSRR0~RR8_fi~R14_fiq、PC、CPSR、SPSR_fiq10010中斷R0~RSP_irq、LR_irq、PC、CPSRR0~R1R13_irq、R14_irq、PC、CPSR、SPSR_irq 保留位 CPSR中的保留位被保留，以便將來使用。警告：絕對不要強制改變CPSR寄存器中的控制位T。注意：當I或者F控制位為0時，則允許IRQ或者FIQ中斷（使能），即CPU內核可以響應中斷了。 條件代碼標志N、Z、C和V位都是條件代碼標志負標志N 運算結果的第31位置，記錄標志設置操作的結果；零標志Z 如果標志設置操作的結果為0，則置位進位標志C 記錄無符號加法溢出，減法無借位，循環(huán)位移；溢出標志V 記錄標志設置操作的有符號溢出。CPSR（反應當前處理器狀態(tài)）具體含義如下： 4個條件代碼標志（負標志N、零標志Z、進位標志C和溢出標志V）； 2個中斷禁止位（IRQ進止與FIQ禁止） 5個對當前處理器模式進行編碼的位（M[4:0]）。CMP指令可用于比較高端寄存器和低端寄存器的值。 2 Thumb狀態(tài)CPSR(無SPSR)與ARM轉該CPSR相同5. 在Thumb狀態(tài)中訪問高端寄存器Thumb指令集并不能訪問寄存器架構中得所有寄存器，但所有數據處理指令都可以訪問R0~R7；然而，可以對R8~R12訪問的指令只有一下幾條，它們分別為MOV,ADDMCMP。4鏈接寄存器R14(LR)5程序計數器R15(PC) R15總是指向正在“取指”的指令。 如果程序運行過程中，局部變量的數量太多，以至于處理器內部的寄存器無法全部裝下時，程序員或者編譯器會使用堆棧來作為數據暫存空間，將暫時未用到的數據壓棧處理，當需要用到時再取出來。 31個通用32位寄存器 6個狀態(tài)寄存器 ARM狀態(tài)下的寄存器1，各種模式下實際訪問的寄存器2一般的通用寄存器3堆棧指針R13（SP） 堆棧是在內存中劃分出的一段存儲空間，這個存儲空間就像是一個大的數據倉庫，用于暫時保存一些數據。但系統(tǒng)模式主要供操作系統(tǒng)的任務使用，允許對CPSR進行讀/寫訪
化學相關推薦
鄂ICP備17016276號-1