專用集成電路和可編程集成電路-閱讀頁(yè)
2025-02-01 09:42本頁(yè)面
【正文】 目的設(shè)計(jì)者所分擔(dān)，出而大大減少了風(fēng)險(xiǎn)。剛購(gòu)來(lái)時(shí)它不具有任何邏輯功能，但一經(jīng)用戶 (設(shè)計(jì)人員 )編程就可以實(shí)現(xiàn)設(shè)計(jì)者所要求的邏輯功能。因?yàn)槿缜八觯?門陣列的單獨(dú)處理需要出芯片制造商再次制作掩模版，完成連線工序；而 PLD的可編程則由設(shè)計(jì)者自己通過(guò)開發(fā)工具就可完成。可以說(shuō)可編程邏輯器件的出現(xiàn)對(duì)電子系統(tǒng)的設(shè)計(jì)方法帶來(lái)了極大的變革。 ? 輸入信號(hào)首先通過(guò)與矩陣，產(chǎn)生一系列輸入信號(hào)的組合。然而這些乘積項(xiàng)在或矩陣中相加，再經(jīng)輸出單元或宏單元輸出。 ?圖 811示出了與矩陣的局部示意圖。 這種連接在圖上表示為“ ”號(hào)，水平線稱為乘積線。 如果希望其中的一根輸入線不再跟與門連接，就將該交叉處的 符號(hào)取掉，這表明該處已經(jīng)編程 (熔絲已被熔斷 )。由熔絲實(shí)現(xiàn)編程的雙極型PLD，其實(shí)際電路圖如圖 812所示 (這里只顯示了F1)。 ?在 CMOS PLD中通常不采用熔絲方案，而采用“種特殊的具有浮柵的晶體管，例如 EPROM晶體管或 EPROM晶體管。 被編程的晶體管對(duì)任何信號(hào)電壓都為 OFF狀態(tài)，就好像不存在此晶體管一樣；而末被編程的晶體管，其行為就像通常的 MOS晶體管。圖中只畫出了未經(jīng)編程的晶體管。在圖中水平線的左端有一 P溝晶體管作為上拉管，它的柵極是接地，處在常通狀態(tài)。這種多輸出結(jié)構(gòu)的選擇使GAL器件更能適應(yīng)不同電子系統(tǒng)的需要，而且這種靈活性和適應(yīng)性只需要通過(guò)軟件編程就可實(shí)現(xiàn)。 實(shí)際上它不是一種門陣列，而只是在形式上類似于門陣列。 ? LCA與 PLD不同之處在于兩點(diǎn)： LCA具有更靈活的結(jié)構(gòu)， 采用片內(nèi) RAM單元來(lái)存儲(chǔ)配置數(shù)據(jù)。從圖中可以看出，它由 3個(gè)主要部分所構(gòu)成： 內(nèi)核為排列成陣列的可配置邏輯功能塊 CLB； 四周為可編程的輸入 /輸出功能塊 IOB； 通道形式的內(nèi)連區(qū)，用來(lái)產(chǎn)生 CLB和 IOB之間所希望的連接。IOB中轉(zhuǎn)輸入可選項(xiàng)和輸出可選項(xiàng)；此外， 時(shí)鐘的極性也是可編程的?？删幊痰膬?nèi)部連線資源見圖 818所示。這些 PIP點(diǎn)實(shí)際上是經(jīng)特殊設(shè)計(jì)的通導(dǎo)管，當(dāng)通道晶體管導(dǎo)通時(shí)，線段與線段之間就連通，否則就不通。編程或再配置用的配置程序通過(guò) PC機(jī)直接裝入存儲(chǔ)器單元陣列中，然后由各存儲(chǔ)單元的狀態(tài)控制CLB中的可選配置端和多路器選擇端，控制 IOB中的可選配置端，以及控制各個(gè)通導(dǎo)晶體管的狀態(tài)和開關(guān)矩陣的連接關(guān)系。 ?這里的存儲(chǔ)器單元陣列是采用靜態(tài)存儲(chǔ)單元 (SRAM)，它的結(jié)構(gòu)比較簡(jiǎn)單，是專門設(shè)計(jì)的單端5管存儲(chǔ)單元，如圖 819所示。 ?對(duì)存儲(chǔ)器單元陣列進(jìn)行配置時(shí)，數(shù)據(jù)是通過(guò)通導(dǎo)晶體管寫入存儲(chǔ)單元。通常只在需要讀回?cái)?shù)據(jù)時(shí)才對(duì)單元作讀出操作。 ? 由于存儲(chǔ)單元陣列的存在以及各控制端的存在，使 LCA的面積大大增加，用于邏輯模塊的有效晶體管數(shù)僅占晶體管數(shù)目的一小部分，大量的是用于與編程有關(guān)的模塊。此外，開關(guān)矩陣可以通過(guò)編程連接到任何一條連線，因而任一 CLB的輸入或輸出可以連接到另一CLB。 ? 對(duì)于 SRAM存儲(chǔ)器單元陣列來(lái)講，掉電后功能會(huì)消失，因而需要外加 1個(gè) 2V電源來(lái)維持；或者將配置程序先存人ROM芯片中。 ? 日前 LCA已有超過(guò) 100萬(wàn)門以上的產(chǎn)品，因而可以與通常的門陣列產(chǎn)品相比擬。 、標(biāo)準(zhǔn)單元與可編程集成電路的比較 ? 以上討論了 4種適宜于小批量生產(chǎn)和使用的 ASIC產(chǎn)品。 ? 在設(shè)計(jì) ASIC時(shí)，究競(jìng)選擇哪一種方法呢，首先要看哪種力法能滿足你所設(shè)計(jì)產(chǎn)品的集成度要求，其次是比較其性能指標(biāo) —— 工作速度、功耗和芯片面積， 最后分析需要付出的代價(jià)。 PLD和 LCA都比上兩種更慢 (如果采用相同的工藝技術(shù)的話 )， 因?yàn)樗鼈冇兄捎陔娋幊探Y(jié)構(gòu)所帶來(lái)的附加內(nèi)連延遲，特別是 LCA，其附加延遲更加嚴(yán)重； 但是隨著工藝技術(shù)的改進(jìn)，可編程比的速度已有明顯．提高。 、標(biāo)準(zhǔn)單元與可編程集成電路的比較 ? 對(duì)于需求量很小的 ASIC來(lái)講，價(jià)格的因素比性能上的要求更為重要和標(biāo)準(zhǔn)單元 IC，每一芯片的成本可以由下式來(lái)估算： ? ： C每塊芯片的成本 ? ： N芯片的加工總數(shù) ? ： m設(shè)計(jì)時(shí)間（人月） ? ： D設(shè)計(jì)費(fèi)用（一個(gè)人月的設(shè)計(jì)費(fèi)用） ? ： n定制的掩模版數(shù)目 ? ： M每一塊掩模版的加工費(fèi)用 ? ： W每一塊硅片的加工費(fèi)用 ? ： d每一個(gè)硅圓片上的芯片數(shù) ? ： Y芯片加工時(shí)的成品率 ? ： P每一個(gè)芯片的測(cè)試和封裝費(fèi)用 m D n M WCPN d Y?? ? ?、標(biāo)準(zhǔn)單元與可編程集成電路的比較 ?目前 P LD和 LCA的價(jià)格較高，因而在大量生產(chǎn)時(shí)，往往由于成本的原出，將 PLD和 LCA轉(zhuǎn)換成相應(yīng)的門陣列；或由于性能的要求．將其轉(zhuǎn)換成相應(yīng)的標(biāo)準(zhǔn)單元甚至再次設(shè)計(jì)成全定制電路?？梢钥闯?，為了得到合理的成本，不同的設(shè)計(jì)方法要求有不同的最小產(chǎn)量。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1