【正文】 ..................................................................................................26 附錄 A: ..............................................................................................................................26 附錄 B................................................................................................................................27 附錄 C................................................................................................................................27 畢業(yè)設(shè)計(jì)（論文） 1 第 1 章 緒論 研究背景 自電子產(chǎn)品誕生之日起，電子產(chǎn)品開(kāi)發(fā)流程和方法就隨著電子元器件的不斷演進(jìn)而變化，從最早的電子管器件到晶體管再到集成電路 ，再到軟件設(shè)計(jì)電子電路。例如，在 60 年代，如果要設(shè)計(jì)一個(gè)收音機(jī)，工程師必須通過(guò)在 PCB 板上通過(guò)晶體管、電阻、電容、電感、電 線、濾波器、二極管等電路搭建出一個(gè)物理平臺(tái)，實(shí)現(xiàn)對(duì) RF 信號(hào)的調(diào)諧、濾波、放大等，最后實(shí)現(xiàn)收音機(jī)的功能。 但是，隨著 FPGA 等可編程器件的誕生，設(shè)計(jì)思路正發(fā)生著微妙的變化 —— 隨著更多功能從分立器件移到可編程領(lǐng)域，各種不同的設(shè)計(jì)流程交匯到了一起。 它的突出優(yōu)點(diǎn)是：第一，僅占用 FPGA 中很少的資源，因此成本低，甚至不增加成本。 另外，近些年，在電子產(chǎn)品的設(shè)計(jì)方面，我們可以看到基于 FPGA 器件的電子產(chǎn)品已經(jīng)越來(lái)越多了。大多數(shù)的電子琴設(shè)計(jì)都有彈奏和播放功能 ,但能自動(dòng)對(duì)彈奏的樂(lè)曲進(jìn)行錄音并可改變回放快慢可調(diào)的設(shè)計(jì)卻很少 。進(jìn)入 20 世紀(jì) 90 年畢業(yè)設(shè)計(jì)（論文） 2 代以后 ,EDA 技術(shù)得到了飛速的發(fā)展 ,電子系統(tǒng)的設(shè)計(jì)方法發(fā)生了很大的變化 ,傳統(tǒng)的設(shè)計(jì)方法正逐步退出歷史舞臺(tái) ,而基于 EDA 技術(shù)的可編程邏輯芯片設(shè)計(jì)成為電子系統(tǒng)設(shè)計(jì)的主流。 研究目的和意義 我們知道 電子琴，以鍵盤(pán)形態(tài)出現(xiàn)的一種樂(lè)器。 電子琴的演奏有較大一部分是通過(guò)自動(dòng)和弦伴奏來(lái)配合完成的，在音樂(lè)中和弦的連接推動(dòng)了旋律地進(jìn)行，不同的和聲連接，形成了不同的音樂(lè)色彩。事實(shí)上，還有專業(yè)型的電子琴：立式，上面兩排手鍵盤(pán)，下面一排大號(hào)的雙腳掌或和腳跟彈的鍵盤(pán)，還有一兩個(gè)踏板和一個(gè)膝蓋靠墊。中高端的編曲鍵盤(pán)在現(xiàn)代的流行樂(lè)隊(duì)里起著重要作用。對(duì)于好的編曲鍵盤(pán)和電子合成器來(lái)說(shuō)，人們可 以自己編輯修改音色和節(jié)奏風(fēng)格，甚至可以傳到電腦里通過(guò)網(wǎng)絡(luò)和別人分享這些音色節(jié)奏。只是由于它目前比較貴，所以還不普及。 我們也知道電子琴因其操作簡(jiǎn)單，且能模擬各種傳統(tǒng)樂(lè)器的音色，而深受消費(fèi)者喜愛(ài)。 根據(jù)市場(chǎng)的需求， 設(shè)計(jì)具有集成度高、性能穩(wěn)定可靠、保密性高、支持樂(lè) 曲更新的多功能電子琴 ，具有很好的趣味性和實(shí)用性， 從目前現(xiàn)在的電子產(chǎn)品要求生產(chǎn)低成本化 的要求 ，市場(chǎng)的大多電子琴很難具備 支持樂(lè)曲更新 的特點(diǎn)，我們發(fā)現(xiàn)這個(gè)可以具有很大的市場(chǎng)，而且現(xiàn)在的學(xué)生以及一些音樂(lè)愛(ài)好者對(duì)電子琴有種偏愛(ài)。 其意義是在于讓電子琴愛(ài)好者們能如愿以償?shù)淖非笞约合矚g的東西，并讓產(chǎn)品的成本最低 化，及服務(wù)大眾 ，也讓公司受益 。其實(shí)本質(zhì)上還是輸入電路，配合主要模塊電路，驅(qū)動(dòng)揚(yáng)聲器發(fā)聲電路 。 那么下面我將方案的設(shè)計(jì)論證 。但應(yīng)用數(shù)字邏輯電路制作的話，使用的器件較多，連接復(fù)雜，體積大，功耗大。 采用現(xiàn)場(chǎng)可編程邏輯器件（ FPGA）制作 采用現(xiàn)場(chǎng)可編程邏輯器件（ FPGA）制作 電子琴 ，利用 EDA 軟件中的 VHDL 硬件描述語(yǔ)言編程進(jìn)行控制，然后燒制實(shí)現(xiàn) .采用 FPGA 來(lái)設(shè)計(jì)的原理圖 如圖 .它由控制輸入電路、 FPGA、顯示電路和揚(yáng)聲器電路組成。 FPGA 是現(xiàn)場(chǎng)可編程邏輯 門(mén)陣列 ,也是本設(shè)計(jì)方案的核心內(nèi)容 ,它是實(shí)現(xiàn)電子琴運(yùn)作的主要控制模塊 .由設(shè)計(jì)人員 把編好的 VHDL 程序燒制到現(xiàn)場(chǎng)可編程邏輯器件 FPGA 中 ,然后通過(guò)控制輸入電路把樂(lè)譜輸入到 FPGA,產(chǎn)生不同的頻率驅(qū)動(dòng)揚(yáng)聲器 ,發(fā)出不同的樂(lè)譜 .同時(shí)也把發(fā)出的樂(lè)譜符號(hào)通過(guò)顯示器輸出 。 圖 采用單片機(jī)實(shí)現(xiàn)電子琴的原理方框圖 圖 和圖 的基本原理都相同 ,唯一不同的是一個(gè)是 它們選用的主要控制部件不同，一個(gè) 用 FPGA 來(lái)制作 ， 一個(gè)是用單片機(jī)來(lái)實(shí)現(xiàn) .采用單片機(jī)來(lái)實(shí)現(xiàn)電子琴 ,主要的核心是單片機(jī)的設(shè)計(jì) ，而 FPGA 器件主要是 VHDL 語(yǔ)言以及各模塊的設(shè)計(jì)。但是，對(duì)于多功能電子琴的話 第一個(gè)方案中采用的是數(shù)字邏輯電 路來(lái)制作 ,該電路硬件所需的器材多 ,體積龐大 ,比較復(fù)雜 ,而且精度和穩(wěn)定度都不是很高 。 第二個(gè)方案采用的是現(xiàn)場(chǎng)可編程邏輯 門(mén)陣列 器件來(lái)實(shí)現(xiàn) , 它的優(yōu)點(diǎn)是所有電路集成在一塊芯片上，此方案所需的外圍電路簡(jiǎn)單 ,這樣它的體積就減少了，同時(shí)還提高了系統(tǒng)的穩(wěn)定度。設(shè)計(jì)人員可以充分利用 VHDL 硬件描述語(yǔ)言 很 方便的編程，提高開(kāi)發(fā)效率，縮短研發(fā)周期，降低研發(fā)成本；而且易于進(jìn)行功能的擴(kuò)展，實(shí)現(xiàn)方法靈活，調(diào)試方便，修改容易 。 控制輸入電路 MCU(單片機(jī) ) 顯示電路 揚(yáng)聲器電路 畢業(yè)設(shè)計(jì)（論文） 5 第 3 章 硬件電路設(shè)計(jì) 設(shè)計(jì)原理分析 根據(jù) 電子琴 系統(tǒng)的三大功能：支持手動(dòng)彈奏、 自動(dòng)演奏、彈奏回放可將其分成音頻轉(zhuǎn)換 模塊，鍵盤(pán) 掃描和模式 控制 模塊和存儲(chǔ)器模塊三部分 ， 加顯示模塊配合音符的顯示及功能模式選擇的顯示， 其中存儲(chǔ)器模塊包括自動(dòng)播放模塊和錄 音回放模塊 。也就是說(shuō)我們?cè)O(shè)計(jì)的時(shí)候需要想到的是組成樂(lè)曲的每個(gè)音符的發(fā)音頻率值及其持續(xù)的時(shí)間是樂(lè)曲能連續(xù)演奏所需的兩個(gè)基本要素，問(wèn)題是如何來(lái)獲取這兩個(gè)要素所對(duì)應(yīng)的數(shù)值以及通過(guò)純硬件的手段來(lái)利用這些數(shù)值實(shí)現(xiàn)所希望樂(lè)曲的演奏效果，另外設(shè)計(jì)人員還需將原本設(shè)計(jì)好的樂(lè)曲存儲(chǔ)在 FPGA 器件中，當(dāng)按鍵選擇時(shí)能自動(dòng)把音樂(lè)播放出來(lái)。那么就通過(guò)可編程邏輯 門(mén)陣列 器件（ FPGA）和 VHDL 硬件描述引言來(lái)實(shí)現(xiàn)電子琴的設(shè)計(jì)。對(duì)輸入的頻率進(jìn)行分頻，得到各 個(gè)音階相對(duì)應(yīng)的頻率作 為輸出并具有錄音的功能。 電子琴的硬件框圖如上圖 所示 . FPGA 概述 FPGA 是英文 Field Programmable Gate Array 的縮寫(xiě)， 即現(xiàn)場(chǎng)可編程門(mén)陣列 ，它是在 PAL、 GAL、 CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)，其主要特點(diǎn)就是完全由用戶通過(guò)軟件進(jìn)行配置和編程，從而完成某種特 定的功能，且可以反復(fù)擦寫(xiě)。 FPGA 它采用了邏輯單元陣列 LCA(Logic Cell Array)這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊 CLB(Configurable Logic Block)、輸出輸入模塊 IOB(Input Output Block)和內(nèi)部連線 (Interconnect)三個(gè)部分。查找表可以很好地滿足這一要求，目前主流 FPGA 都采用了基于 SRAM 工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級(jí) FPGA 采用 Flash 或者熔絲與反熔絲工藝的查找表結(jié)構(gòu)。 根據(jù)數(shù)字電路的基本知識(shí)可以知道，對(duì)于一個(gè) n 輸入的邏輯運(yùn)算，不管是 與或非運(yùn)算還是異或運(yùn)算等等，最多只可能存在 2n 種結(jié)果。 FPGA 的原理也是如此，它通過(guò)燒寫(xiě)文件 去配置查找表的內(nèi)容，從而在相同的電路情況下實(shí)現(xiàn)了不同的邏輯功能。 目前 FPGA 中多使用 4 輸入的 LUT，所以每一個(gè) LUT 可以看成一個(gè)有 4 位地址線的 RAM。從表中可以看到， LUT 具有和邏輯電路相同的功能。 由于基于 LUT 的 FPGA 具有很高的集成度，其器件密度從數(shù)萬(wàn)門(mén)到數(shù)千萬(wàn)門(mén)不等，可以完成極其復(fù)雜的時(shí)序與邏輯組合邏輯電路功能，所以適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計(jì)領(lǐng)域。 FPGA 器件集成度高、體積小，具有通過(guò)用戶編程實(shí)現(xiàn)專門(mén)應(yīng)用的功能，特別適合于產(chǎn)品的樣機(jī)開(kāi)發(fā)和小批量生產(chǎn)。 圖 FPGA 內(nèi)部芯片的結(jié)構(gòu)圖 現(xiàn)場(chǎng)可編程門(mén)陣列 FGPA 的結(jié)構(gòu)一般分為三部分：可編程邏輯塊、可編程 I/O 模塊和可編程內(nèi)部連線?；?SRAM 的 FPGA器件工作前需要從芯片外部加載配置數(shù)據(jù)，配置后的數(shù)據(jù)可以存儲(chǔ)在片外的 EPROM上或者計(jì)算機(jī)上。使用 FPGA器件可以大大縮短系統(tǒng)的研畢業(yè)設(shè)計(jì)（論文） 8 制周期，減少資金的投入。因此， FPGA的出現(xiàn)受到了電子設(shè)計(jì)師的普遍歡迎，發(fā)展十分迅速。 FPGA的基本特點(diǎn)主要有： 1） 采用 FPGA設(shè)計(jì) ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 3） FPGA內(nèi)部有豐富的觸發(fā)器和 I／ O引腳。 5） FPGA采用高速 CHMOS工藝，功耗低，可以與 CMOS、 TTL電平兼容。 FPGA是由存放在片內(nèi) RAM中的程序來(lái)設(shè)置其工作狀態(tài)的，因此 ， 工作時(shí)需要對(duì)片內(nèi)的 RAM進(jìn)行編程。加電時(shí)，F(xiàn)PGA芯片將 EPROM中數(shù)據(jù)讀入片內(nèi)編程 RAM中，配置完成后， FPGA進(jìn)入工作狀態(tài)。 FPGA的編程無(wú)須專用的 FPGA編程器，只須用通用的 EPROM、 PROM編程器即可。這樣，同一片 FPGA，不同的編 程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 FPGA有多種配置模式：并行主模式為一片 FPGA加一片 EPROM的方式；主從模式可以支持一片 PROM編程多片 FPGA；串行模式可以采用串行 PROM編程 FPGA；外設(shè)模式可以將 FPGA作為微處理器的外設(shè)，由微處理器對(duì)其編程。 EP1C3T100C8 芯片 具有如下特點(diǎn)： （ 1） 可編程體系結(jié)構(gòu)，實(shí)現(xiàn)低成本設(shè)計(jì) ； （ 2） 嵌入式存儲(chǔ)器資源支持 多種存儲(chǔ)器應(yīng)用和數(shù)字信號(hào)處理 (DSP)實(shí)現(xiàn) ； （ 3） 專用外部存儲(chǔ)器接口電路，支持與 DDR FCRAM 和 SDRAM 器件以及 SDR SDRAM 存儲(chǔ)器的連接 ； （ 4） 支持串行總線和網(wǎng)絡(luò)接口以及多種通信協(xié)議 ； 畢業(yè)設(shè)計(jì)（論文） 9 （ 5） 片內(nèi)和片外系統(tǒng)時(shí)序管理使用嵌入式 PLL； （ 6） 支持單端 I/O 標(biāo)準(zhǔn)和差分 I/O 技術(shù)， LVDS 信號(hào)數(shù)據(jù)速率高達(dá) 640Mbps； （ 7） 處理功耗支持 Nios II 系列嵌入式處理器 ； （ 8） 采用新的串行配置器件的低成本配置方案 。 畢業(yè)設(shè)計(jì)（論文） 10 第 4 章 軟件 電路 設(shè)計(jì) VHDL 語(yǔ)言 介紹 VHDL 全名 VeryHighSpeed Integrated Circuit HardwareDescription Language， 翻譯成中文就是超高速集成電路硬件描述語(yǔ)言 ， 主要是應(yīng)用在數(shù)字電路的設(shè)計(jì)中。當(dāng)然在一些實(shí)力較為雄厚的單位，它也被用來(lái)設(shè)計(jì) ASIC。除了含有許多具有硬件特征的語(yǔ)句外， VHDL 的語(yǔ)言形式、描述風(fēng)格以及語(yǔ)法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。 VHDL 語(yǔ)言特點(diǎn) VHDL 具有如下特點(diǎn)： （ 1） 功能強(qiáng)大、設(shè)計(jì)靈活 VHDL 具有功能強(qiáng)大的語(yǔ)言結(jié)構(gòu)， 可以用簡(jiǎn)潔明確的 源代碼 來(lái)描述復(fù) 雜的邏輯控制。 VHDL支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)，這是其他硬件描述語(yǔ)言所不能比擬的。 （ 2） 支持廣泛、易于修改 ： 由于 VHDL 已經(jīng)成為 IEEE 標(biāo)準(zhǔn)所規(guī)范的硬件描述語(yǔ)言，目前大多數(shù) EDA 工具幾乎都支持 VHDL，這為 VHDL 的進(jìn)一步推廣和廣泛應(yīng)用奠定了基礎(chǔ)。 （ 3）強(qiáng)大 大的系統(tǒng)硬件描述能力 ： VHDL 具有多層次的設(shè)計(jì)描述功能，既可以描述系統(tǒng)級(jí)電路，又可以描述門(mén)級(jí)電路。另外， VHDL 支持慣性延遲和傳輸延遲，還可以準(zhǔn)確地建立硬件電路模型。 （ 4） 獨(dú)立于器件 的設(shè)計(jì)、與工藝無(wú)關(guān) ： 設(shè)計(jì)人員用 VHDL 進(jìn)行設(shè)計(jì)時(shí)，不需要首先考慮選擇完成設(shè)計(jì)的器件，就可以集中精力進(jìn)行設(shè)計(jì)的優(yōu)化。 （ 5） 很強(qiáng)的移植能力 ： VHDL 是一種標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，同一個(gè)設(shè)計(jì)描述可以被不同的工具所支持，使得設(shè)計(jì)描述的移植成為可能。這些模塊可以預(yù)先設(shè)計(jì)或使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放到庫(kù)中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用，可以 使設(shè)計(jì)成果在設(shè)計(jì)人員之間進(jìn)行交流和共享，減少硬件電路設(shè)計(jì)。強(qiáng)大的行為描述能力是避開(kāi)具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 （ 3） VHDL 語(yǔ)句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分 解和已有設(shè)計(jì)的再利用功能。 （ 4）對(duì)于用 VHDL完成的一個(gè)確定的設(shè)計(jì)，可以利用 EDA工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)的把 VHDL 描述設(shè)計(jì)轉(zhuǎn)變成門(mén)級(jí)網(wǎng)表。 Quartus II 軟件 介紹 QuartusII是 Altera公司 的綜合性 PL