【正文】 部）： 電子與通信工程系 專 業(yè)： 通信工程 學 號： 學生姓 名： 指導教 師： 副教授 2021 年 6 月 長沙學院畢業(yè)設計 (論文 ) I 摘 要 隨著 EDA技術的高速發(fā)展，電子系統(tǒng)的設計技術和工具發(fā)生了深刻的變化，大規(guī)?？删幊踢壿嬈骷?CPLD/FPGA 的出現(xiàn)，給設計人員帶來了諸多方便。利用它進行產品開發(fā)，不僅成本低、周期短、可靠性高，而且具有完全的知識產權。簡述了出租車計費器系統(tǒng)的組成及工作原理，以 及在 EDA 平臺上用單片 CPLD 器件構成該數(shù)字系統(tǒng)的設計思想和實現(xiàn)過程。實踐表明，這種方案不僅能解決傳統(tǒng)計費器集成度不高，功能升級不方便，易受干擾的問題而且能大大增強系統(tǒng)的可靠性。出租車計價器是出租車營運收費的專用智能化儀表，是出租車市場規(guī)范化 、標準化以及減少司機與乘客之間發(fā)生糾紛的重要設備。當計費系統(tǒng)在各大、中城市出租車中使用越來越廣泛，用戶對計費器的要求也越來越高。同時還要求其具有車票打印、語音報話識別、電腦串行通信及稅控等功能 。傳統(tǒng)的基于單片機設計的出租車多功能計費器已遠遠跟不上這種變化，功能升級很繁瑣，需要硬件重組和軟件更新同步進行，成本高，并且每次升級都可能出現(xiàn)新的不穩(wěn)定因素 。該系統(tǒng)在不改變硬件電路的前提下，具有可以重構系統(tǒng)的功能；采用完全相同電路結構，只要根據(jù)各地區(qū)的要求在 VerilogHDL 程序中設置各參數(shù)，就可以適應各地區(qū)出租車不同計費標準的需要，還可以根據(jù)各地區(qū)需求增加其他功能 [1]。利用大規(guī)模的數(shù)字邏輯器件來實現(xiàn)，利用 89C51 實現(xiàn)，利用 CPLD/FPGA 來實現(xiàn)。目前，業(yè)界大量可編程邏輯器件，尤其是現(xiàn)場可編程器件被大量地應用在集成電路的制作當中 [2]。在多種平臺運行，提供易于使用的界面，并且有廣泛的特征。而語言描述可以精確和簡練地 表示電路的邏輯功能，現(xiàn)在可編程器件的設計過程中廣泛使用。 課題研究方法 在分析了相關資料的基礎上，首先了解了出租車計費系統(tǒng)的重要性，國內外實現(xiàn)該系統(tǒng)的不同方法。 采用軟件仿真方法對計費系統(tǒng)進行仿真，模 擬電動機輸出信號，設置初始值，得出仿真波形并進行觀察。核心部分是設計說明部分和 FPGA 程序設計部分。在計費系統(tǒng)的實現(xiàn)一章中，介紹了計費系統(tǒng)的相關外圍電路，使系統(tǒng)更完善。 EDA 技術已有 30 年的發(fā)展歷程，大致可分為三個階段。 80 年代為計算機輔助工程(CAE)階段。 CAE 的主要功能是： 原理圖輸入，邏輯仿真，電路分析，自動布局布線， PCB 后分析。 中國 EDA市場已漸趨成熟，不過大部分設計工程師面向的是 PC 主板和小型 ASIC 領域，僅有小部分（約 11%）的設計人員 開 發(fā)復雜的片上系統(tǒng)器件。 在 EDA 軟件開發(fā)方面，目前主要集中在美國。日本、韓國都有 ASIC 設計工具，但不對外開放 。相信在不久的將來會有更多更好的設計工具有各地開花并結果。 EDA 技術發(fā)展迅猛，完全可以用日新月異來描述。 EDA 水平不斷提高，設計工具趨于完美的地步。 FPGA 簡介 FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、 EPLD 等可編程器件的基礎上進一步發(fā)展的產物。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個新概念，內部包括可 長沙學院畢業(yè)設計 (論文 ) 4 配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內部連線（ Interconnect）三個部分。 （ 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 （ 4） FPGA 是 ASIC 電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 FPGA 是由存放在片內 RAM 中的程序來設置其工作狀態(tài)的，因此，工作時需要對片內的 RAM 進行編程。 加電時， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內編程 RAM 中，配置完成后， FPGA 進入工作狀態(tài)。FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產生不同 的電路功能。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM 編程多片 FPGA；串行模式可以采用串行 PROM 編程 FPGA；外設模式可以將 FPGA 作為微處理器的外設，由微處理器對其編程 [4]。 1987 年 底， VHDL 被 IEEE 和美國國防部確認為標準硬件描述語言。此后 VHDL 在電子設計領域得到了廣泛的接受，并逐步取代了原有的非標準的硬件描述語言?，F(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標準硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領域，已成為事實上的通用硬件描述語言。 VHDL 主要用于描述數(shù)字系統(tǒng)的結構，行為，功能和接口。VHDL 的程序結構特點是將一項工程設計，或稱設計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分 ,及端口 )和內部（或稱不可視部分），既涉及實 體的內部功能和算法完成部分。這種將設計實體分成內外部分的概念是 VHDL 系統(tǒng)設計的基本點 [5]。 Quartus II 設計流程： （ 1） 設計輸入：完成期間的硬件描述，包括文本編輯器、塊與符號編輯器、MegaWizard 插件管理器、約束編輯器和布局編輯器等工具； （ 2） 綜合：包括分析和綜合器以、輔助工具和 RTL 查看器等工具； （ 3） 布局連線：將設計綜合后的網(wǎng)表文件映射到實體器件的過程，包括 Fitter 工具、約束編輯器、布局圖編輯器、芯片編輯器和增量布局連線工具； （ 4） 仿真： Quartus II 提供了功能仿真和時序仿真兩種工具； （ 5） 器件編程與配置：包括四種編程模式，即被動串行模式、 JTAG 模式、主動串行模式和插座內編程模式 [6]。 （ 2） 添加文件，包括最頂層的設計實體文件以及一些額外的電路模塊描述文件或定制的功能庫。 （ 4） 第三方 EDA 工具設定，包括設計輸入與綜合工具、仿真工具、時序分析工具等，默認為 Quartus II 自帶的仿真器、綜合器以及時序分析器。 長沙學院畢業(yè)設計 (論文 ) 6 第 3 章 設計方案及原理 方案論證 最近幾年出租車行業(yè)發(fā)展迅速，在全國有幾千家出租車公司，出租車計費器的市場非常龐大。如圖 所示。近一年來，各大城市都在對出租車價格進行調整，由于數(shù)量太多，很多城市的調價甚至需要一個月的時間才能完成，經常會同一時間出現(xiàn)幾個價格，有的城市的出租車上還會出現(xiàn)司機人工計價的尷尬情形。 傳統(tǒng)計費器的不足可以體現(xiàn)在以下幾點： （ 1）產品更新周期長 （ 2）計價方式的不靈活 （ 3）顯示方式的不靈活 考慮到目前出租車行業(yè) 迅猛發(fā)展的趨勢以及對計費器更高的靈活性要求，本設計希望嘗試一些新的方法來予以解決。先來了解一下某市出租車是如何計費的： 表 某市計費標準 起步 11元（ 3km） /km(超過 3km) /km(超過 10km加收 50%) 從上面 表中可以看出，目前出租車行業(yè)由于調價、路橋、夏季電調、燃油費波動等諸多因素要求出租車計費器在價格調節(jié)方面做到靈活可靠，易于操作等特點。 首先由電動機驅動模塊控制步進電機運轉來模擬出租車車輪，速度值通過車速比較 器判斷是否低于 12km/h,如低于 12 km/h 則進入計時狀態(tài)（依照預設值每 5 分鐘計為1km），如果高于 180km/h 則發(fā)出車速過高的聲光報警，車速在 12 到 180km/h 之間的則進入計程狀態(tài)，根據(jù)車輪的大小不同每 km 計的次數(shù)也不同，計程和計時通過選通模塊自動選擇輸出到自動計費模塊，計程和計時同一時刻只會有一個處于運行狀態(tài)。計費標準設定模塊將設定好的數(shù)值分別送到自動計費模塊、計時模塊和計程模塊。 LCD 顯示模塊包括 LCD 驅動部分、 LCD 選通部分、 LCD 譯碼部分、二進制轉 BCD 碼部分，最終界面上會顯示時鐘、車速、等待時間、行駛路程、橋路費或電調費、總費用、開始計費和停止、參數(shù)設定菜單以及營運額統(tǒng)計等。 長沙學院畢業(yè)設計 (論文 ) 9 譯 碼 顯示包 括B C D 碼轉 換L C D 驅動 模 塊L C D 顯示 圖 LCD模塊框圖 字符型液晶介紹 本設計采用 20 列 x4 行的字符型液晶，能同時顯示 80 個字符。 HD44780 是字符型 LCM 的控制器，分為控制部分和驅動部分。其中 CGROM 為已固化好的字符庫， CGRAM 為可隨時定義的字符庫，根據(jù)用戶的不同的定義可調出所需要的字符。 圖 MDLS系列字符型 LCM電路框圖 此液晶模塊有 16個引腳，各引腳功能說明如表 所示： 表 MDLS 系列字符型液晶引腳說明 引腳號 符號 狀態(tài) 功能 1 Vss 電源地 長沙學院畢業(yè)設計 (論文 ) 10 2 Vdd +5V邏輯電源 3 V0 液晶驅動電源 4 RS 輸入 寄存器選擇 1：數(shù)據(jù)； 0：指令 5 R/W 輸入 讀、寫操作選擇 1：讀； 0：寫 6 E 輸入 使能信號 7 DB0 三態(tài) 數(shù)據(jù)總線（ LSB） 8 DB1 三態(tài) 數(shù)據(jù)總線 9 DB2 三態(tài) 數(shù)據(jù)總線 10 DB3 三態(tài) 數(shù)據(jù)總線 11 DB4 三態(tài) 數(shù)據(jù)總線 12 DB5 三態(tài) 數(shù)據(jù)總線 13 DB6 三態(tài) 數(shù)據(jù)總線 14 DB7 三態(tài) 數(shù)據(jù)總線（ MSB） 15 A 背光燈 +5 16 K 背光燈 GND 指令集控制 HD44780 共有 11 條控制指令，我們只要對其中的 6 條指令進行控制就可以成功的顯示字符。 其中： DL=1， 8 位數(shù)據(jù)接口； DL=0， 4 位數(shù)據(jù)接口； N=1， 兩行顯示； N=0， 一行顯示； F=1， 5 10 點陣字符； F=0, 5 7 點陣字符。 （ 3）顯示開關控制 表 顯示開關控制 功能：設置顯示、光標及閃爍開、關。 （ 4）輸入方式設置 表 輸入方式設置 功能：設置光標、畫面移動方式。 （ 5） DDRAM 地址設置 表 DDRAM 地址設置 功能：設置 DDRAM 地址。 N=1，兩行顯示，首行 A6~A0=00H~2FH,次行 A6~A0=40H~67H。 電機驅動模塊設計 為了演示更為直觀，可以用步進電機來模擬出租車的車輪運動，其硬件部分主要由步進電機驅動器和步進電機組成，如圖 所示。 360 度 / 9 度 = 400 ，即每 400 個脈沖步進電機轉一圈?，F(xiàn)在將 分成每 200 個方波為 1份，然后對其調頻，比如說 30km/h 則讓 200 個方波當中的 30 個方波通過，其余都為高電平，采用這種方法就可以輕松實現(xiàn)調頻，控制電動機的轉速。 圖 電動機調速模塊 長沙學院畢業(yè)設計 (論文 ) 13 由于此步進電機在 12V供電時最高只能識別 的方波，無法等同實際汽車的車輪轉速，所以給電機一個基準頻率 ，這樣步進電機轉速為實際車輪轉速的1/10，用來模擬出租車車輪。上面 up 和 down 用來增加和減少速度，輸出兩個，一個給電動機驅動器，另一個給計程模塊。其中 p 為速度值輸入端，其值大于 180km/h 時汽車超速，high 端為高電平，發(fā)出聲光報警。 圖 車速比較模塊 計時模塊 圖 計時模塊 計時模塊如上圖 。輸入端 clk 為 1Hz，clr 為清零端（計費停止后自動清零）， time 為時間設定輸入端（默認為每 5 分鐘計為 1km，可設為其它值）。 計程