【正文】 班 級： 一班 指導(dǎo)教師姓名： 職稱 副教授 最終評定成績 長沙學(xué)院教務(wù)處 二○○九年五月制 目 錄 第一部分 設(shè)計(jì)說明書 一、設(shè)計(jì)說明書 第二部分 外文資料翻譯 一、外文資料原文 二、外文資料翻譯 第三部分 過程管理資料 一、 畢業(yè)設(shè)計(jì)課題任 務(wù)書 二、 本科畢業(yè)設(shè)計(jì)開題報(bào)告 三、 本科畢業(yè)設(shè)計(jì)中期報(bào)告 四、 畢業(yè)設(shè)計(jì)指導(dǎo)教師評閱表 五、 畢業(yè)設(shè)計(jì)評閱教師評閱表 六、 畢業(yè)設(shè)計(jì)答辯評審表 20 09 屆 本科生畢業(yè)設(shè)計(jì)資料 第一部分 設(shè)計(jì)說明書 （ 20 09 屆） 本科生畢業(yè)設(shè)計(jì)說明書 基于 FPGA 的出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì) 系 部： 電子與通信工程系 專 業(yè)： 通信工程 學(xué) 生 姓 名： 班 級： 一班 學(xué)號 指導(dǎo)教師姓名： 職稱 副教授 最終評定成績 2021 年 6 月 長沙學(xué)院本科生畢業(yè)設(shè)計(jì) 基于 FPGA 的出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì) 系 （部）： 電子與通信工程系 專 業(yè)： 通信工程 學(xué) 號： 學(xué)生姓 名： 指導(dǎo)教 師： 副教授 2021 年 6 月 長沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) I 摘 要 隨著 EDA技術(shù)的高速發(fā)展，電子系統(tǒng)的設(shè)計(jì)技術(shù)和工具發(fā)生了深刻的變化，大規(guī)模可編程邏輯器件 CPLD/FPGA 的出現(xiàn)，給設(shè)計(jì)人員帶來了諸多方便。論述了計(jì)程模塊、計(jì)費(fèi)模塊、譯碼動態(tài)掃描模塊等的設(shè)計(jì)方法。一種功能完備、簡單易用、計(jì)量準(zhǔn)確的出租車計(jì)價(jià)器是加強(qiáng)出租車行業(yè)管理、提高服務(wù)質(zhì)量的必備品。不同國家和地區(qū)的收費(fèi)方式存在差異，即使在同一地區(qū)，不同車型的出租車其收費(fèi)方式也有差別，而且出租車還面臨幾年一次的調(diào)價(jià)或調(diào)整收費(fèi)方式等問題。 國內(nèi)外研究狀況 從國內(nèi)外的各種研究方法來看，實(shí)現(xiàn)出租車計(jì)費(fèi)系統(tǒng)總共有三種方案。 理想的可編程邏輯開發(fā)系統(tǒng)能符合大量的設(shè)計(jì)要求：它能支持不同結(jié)構(gòu)的器件。常用的硬件描述語言有 ABEL、 VHDL語言等，其中 VHDL 語言是一種行為描述語言，其編程結(jié)構(gòu)類似于計(jì)算機(jī)中的 C 語言，在描述復(fù)雜邏輯設(shè)計(jì)時(shí)，非常簡潔，具有很強(qiáng)的邏輯描述和仿真能力，是未來硬件設(shè)計(jì)語言的主流。 論文構(gòu)成及研究內(nèi)容 論文包括緒論、出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì)、關(guān)外圍電路、結(jié)論等四大部分組成。 長沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 3 第 2 章 設(shè)計(jì)相關(guān)工具簡介 EDA 簡介 電子設(shè)計(jì)技術(shù)的核心就是 EDA 技術(shù)， EDA 是指以計(jì)算機(jī)為工作 臺，融合應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)最新成果而研制成的電子 CAD 通用軟件包，主要能輔助進(jìn)行三方面的設(shè)計(jì)工作，即 IC 設(shè)計(jì)、電子電路設(shè)計(jì)和 PCB 設(shè)計(jì)。與 CAD 相比， CAE 除了有純粹的圖形繪制功能外，又增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)，并且通過電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，實(shí)現(xiàn)了工程設(shè)計(jì)。為了與臺灣和美國的設(shè)計(jì)工程師形成更有力的競爭，中國的設(shè)計(jì)隊(duì)伍有必要購入一些最新的 EDA 技術(shù)。中國華大集成電路設(shè)計(jì)中心，也提供IC設(shè)計(jì)軟件， 但性能不是很強(qiáng)。 EDA 技術(shù)的應(yīng)用廣泛，現(xiàn)在已涉及到各行各業(yè)。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 （ 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O 引腳。 目前 FPGA 的品種很多，有 XILINX 的 XC系列、 TI公司的 TPC 系列、 ALTERA 公司的FIEX 系 列等。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用。因此， FPGA 的使用非常靈活。自 IEEE 公布了 VHDL 的標(biāo)準(zhǔn)版本， IEEE1076（簡稱 87 版 )之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和 VHDL 接口。有專家認(rèn)為，在新的世紀(jì)中， VHDL 于 Verilog 語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。在對一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。 使用 New Project Wizard 新建一個(gè)工程的過程： （ 1） 制定工程的文件存放目錄、工程名以及最頂層的設(shè)計(jì)實(shí)體名，在默認(rèn)情況下，工程名與最頂層的設(shè)計(jì)實(shí)體名是相同的。 （ 5） 最后一步系統(tǒng)將整體工程的各項(xiàng)參數(shù)和設(shè)置總結(jié)并顯示出來，這時(shí)即可完成工程的創(chuàng)建 [7]。 圖 傳統(tǒng) LED顯示的計(jì)費(fèi)器 傳統(tǒng)的出租車計(jì)費(fèi)器由于發(fā)展使用了十幾年，在穩(wěn)定性、成本、以及使用習(xí)慣上都具有一些優(yōu) 勢，但是隨著出租車價(jià)格市場化，我國加入 WTO 以來主導(dǎo)出租車行業(yè)成本的許多因素主要包括油價(jià)的波動，都對傳統(tǒng)的出租車計(jì)費(fèi)器提出了更高的要求。 （ 1）利用 FPGA 取代 MCU （ 2）利用 LCD 取代 LED （ 3）增加計(jì)價(jià)標(biāo)準(zhǔn)設(shè)定功能 長沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 7 設(shè)計(jì)原理 出租車計(jì)費(fèi)方式 由于各地出租車計(jì)價(jià)情況的不同，本設(shè)計(jì)主要依據(jù)上海市出租車計(jì)價(jià)情況作為參考依據(jù)。自動計(jì)費(fèi)模塊會按照不同的計(jì)費(fèi)標(biāo)準(zhǔn)自動調(diào)節(jié)計(jì)費(fèi)。 下面是基于 FPGA 的出租車計(jì)費(fèi)器的系統(tǒng)設(shè)計(jì)框圖和系統(tǒng)模塊框圖： 長沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 8 圖 出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)框圖 電 動 機(jī) 控制 模 塊車 輪 大小 設(shè) 定模 塊車 速 比 較器 模 塊計(jì) 程計(jì) 時(shí)顯 示 輸出 模 塊計(jì) 時(shí) 計(jì) 程選 通 模 塊計(jì) 費(fèi) 標(biāo) 準(zhǔn)設(shè) 定 模 塊計(jì)費(fèi)總額統(tǒng) 計(jì)車 速計(jì) 程計(jì) 時(shí)顯 示顯 示 圖 出租車計(jì)費(fèi)系統(tǒng)模塊框圖 各個(gè)模塊 設(shè)計(jì) LCD 顯示設(shè)計(jì) LCD 的模塊框圖如 下圖 所示。控制部分產(chǎn)生內(nèi)部工作時(shí)鐘，控制著各個(gè)功能電路的工作，管理著字符發(fā)生器 CGRAM 和 CGROM，顯示存儲器 DDRAM。這 6條控制指令為： （ 1）功能設(shè)置 表 功能設(shè)置 功能：工作方式設(shè)置（初始化指令）。 其中： D 表示顯示開關(guān)： D=1 為開， D=0 為關(guān)； C 表示光標(biāo)開關(guān)： C=1 為開， C=0 為關(guān)； B 表示閃爍開關(guān)： B=1 為開， B=0 為 關(guān)。 N=0，一行顯示 A6~A0=0~4FH。 圖 步進(jìn)電 機(jī)驅(qū)動器和步進(jìn)電機(jī) 驅(qū)動器型號為 BY2HB02M，驅(qū)動兩相步進(jìn)電機(jī)，輸入端依次為 CP（信號脈沖）、 U/D（正反轉(zhuǎn)）、 DIV（每脈沖所轉(zhuǎn)角度調(diào)節(jié)，高電平為 9 度，低電平為 度）、 SGND（信號地）、 VH（電機(jī)驅(qū)動電源，現(xiàn)使用 +12V）、 GND（電機(jī)驅(qū)動電源地）。下面是 VHDL 編寫的模塊框圖，如圖 所示。 主要功能模塊設(shè)計(jì) 車速比較模塊 車速比較模塊如下圖所示。當(dāng)速度低于 12km/h 時(shí)計(jì)時(shí)模塊啟動。輸入端 P 為車輪大小的設(shè)定值，根據(jù)車輪直徑的不 長沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 14 同，每轉(zhuǎn)一圈行進(jìn)路程也不同，因此每公里計(jì)的 CLK 次數(shù)也會不同，車輪越大計(jì)的 CLK數(shù)越少。 圖 計(jì)程計(jì)時(shí)選通模塊 計(jì)程計(jì)時(shí)顯示輸出模塊 圖 計(jì)程計(jì)時(shí)顯示輸出模塊 圖 為計(jì)程計(jì)時(shí)顯示輸出模塊， LCD 顯示屏上會顯示 0到 999km 的路程和 0 到99min 的時(shí)間。 車輪大小設(shè)定模塊 長沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 15 圖 車輪大小設(shè)定模塊 圖 為車輪大小設(shè)定模塊，根據(jù)調(diào)查現(xiàn)在的車租車車輪大小主要有以下幾種規(guī)格： 表 車輪直徑規(guī)格與每 km 轉(zhuǎn)的圈數(shù) 對應(yīng)表 車輪直徑 50cm 52cm 54cm 56cm 58cm 60cm 圈數(shù) /km 當(dāng)密碼正確后， pass 端為 1， setout 把設(shè)定的車輪大小數(shù)值送到計(jì)程模塊，計(jì)程模塊根據(jù)輪徑大小的不同，每 km 所轉(zhuǎn)圈數(shù)不同，自行調(diào)節(jié)計(jì)算。我設(shè)計(jì)的計(jì)費(fèi)標(biāo)準(zhǔn)設(shè)定系統(tǒng)包括了：白天的起步費(fèi)設(shè)定、每公里價(jià)格設(shè)定、超出 10 公里后的加收設(shè)定，以及深夜的對應(yīng)與上面三項(xiàng)的加收設(shè)定、低速時(shí)的時(shí)間設(shè)定，車輪大小設(shè)定、密碼保護(hù)設(shè)定，總共 9 項(xiàng)參數(shù)可以設(shè)定，可以說相當(dāng)全面和靈活。通過自動加速模塊可以讓加減一開始加的慢，過了 4 秒后自動變快，一方面使得快速調(diào)到某個(gè)數(shù)值，另一方面又可以精確定位到某個(gè)數(shù)值，比較人性化。 （ 4） SETMUX：設(shè)置按鍵選通模塊，為了減少出租車計(jì)費(fèi)器上的按鍵，為它做了一個(gè)按鍵選通模塊。 clk 輸出自動變化的頻率給加減模塊，k 是累積端，累積 4 秒后不再發(fā)生變化，通過 XOR（異或）端，當(dāng)加鍵或減鍵停止后則自動使 k 累積的值清零，這樣下次按下加鍵時(shí)就又從 1Hz 開始加了。 （ 7） SETMIN：計(jì)時(shí)時(shí)間設(shè)定模塊，根據(jù)標(biāo)準(zhǔn)當(dāng)車速低于 12km/h 時(shí)，不計(jì)路程，計(jì)時(shí)間。 （ 8） DSAN：白天每公里費(fèi)用設(shè)定模塊， up 和 down 為加減鍵， clk 為加減的快慢頻率， ds 為每公里價(jià)格輸出端給自動計(jì) 費(fèi)模塊，它的初始值設(shè)為 元 /km，每次可以加減 元進(jìn)行設(shè)定，最大值為 元 /km。 up和 down 為加減鍵， clk 為加減的快慢頻率， ds 為每公里價(jià)格輸出端給自動計(jì)費(fèi)模塊，它的初始值設(shè)為 元 /km，每次可以加減 元進(jìn)行設(shè)定，最大值為 元 /km。 up 和 down 為加減鍵， clk 為加減的快慢頻率， ds 為過 10 公里后加收 50%費(fèi)用的每公里價(jià)格輸出端給自動計(jì)費(fèi)模塊，它的初始值設(shè)為 元/km，每次可以加減 元進(jìn)行設(shè)定，最大值為 元 /km。 jfout 把計(jì)算 值輸出給總額計(jì)算端。 SUM 為乘客數(shù)， ZE 為營運(yùn)額總數(shù)。當(dāng) rs為高電平， e為下降沿時(shí)開始寫數(shù)據(jù)給 DDRAM。 長沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 21 圖 計(jì)費(fèi)系統(tǒng)時(shí)序仿真圖 長沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 22 結(jié) 論 FPGA 器件的成本越來越低， Actel 公司發(fā)布第三代的基于 Flash 的可編程邏輯方案。未來基于 FPGA 平臺的出租車計(jì)費(fèi)器會有更低的成本、更小的體積、更安全、更精確和多功能。通過驗(yàn)證證明了預(yù)期方案的可行性。 ENTITY lcd IS PORT ( clk : IN STD_LOGIC。 f0,f1,f2,f3,f4,f5,f6,f7,f8,f9,fa,fb,fc,fd,fe,ff,fg,fh,fi,fj : IN STD_LOGIC_vector(7 downto 0) rs,rw,e