【正文】 when 01100=D=f6。 when 01000=D=f2。 end case。 when 10111=D=ch。 when 10011=D=cd。 when 01111=D=c9。 when 01011=D=c5。 長(zhǎng)沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 27 when 00111=D=c1。 when others =D=00100000。 when 10110=D=bg。 when 10010=D=bc。 when 01110=D=b8。 when 01010=D=b4。 if t=2 then // 寫第二行 // case q is when 00110=D=b0。 when 11001=D=aj。 when 10101=D=af。 when 10001=D=ab。 when 01101=D=a7。 when 01001=D=a3。039。 end if。 // 第一行首地址 // when 01=D=11000000。039。 // 輸入方式設(shè)置 // end if。039。039。 // 清屏 // end if。039。039。 end if。 // 循環(huán)到下一行顯示的指令操作 // else q=q+1。 end if。EVENT AND clk=39。 ARCHITECTURE a OF lcd IS SIGNAL t : STD_LOGIC_vector(1 downto 0)。 c0,c1,c2,c3,c4,c5,c6,c7,c8,c9,ca,cb,cc,cd,ce,cf,cg,ch,ci,cj : IN STD_LOGIC_vector(7 downto 0)。 USE 。本文設(shè)計(jì)的出租車計(jì)費(fèi)器具備了 LCD 顯示、計(jì)價(jià)標(biāo)準(zhǔn)設(shè)定、按不同計(jì)價(jià)標(biāo)準(zhǔn)自動(dòng)計(jì)費(fèi)、統(tǒng)計(jì)功能、模擬車輪驅(qū)動(dòng)等功能。這些都說明可編程器件已成為現(xiàn)在及未來很長(zhǎng)一段時(shí)間的主流，用它來實(shí)現(xiàn)出租車計(jì)費(fèi)系 統(tǒng)可以省去很多外圍電路，穩(wěn)定，簡(jiǎn)單有效，可以設(shè)計(jì)出更多強(qiáng)大的功能，提高產(chǎn)品競(jìng)爭(zhēng)力。秒跟分的關(guān)系為 3 進(jìn)制，即 W為 2時(shí)就歸 0。 長(zhǎng)沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 20 第 4 章 設(shè)計(jì)仿真驗(yàn)證 LCD 驅(qū)動(dòng)程序 仿真 圖 LCD驅(qū)動(dòng)模塊仿真圖 從圖中可以看出，我已經(jīng)對(duì)使能信號(hào)端 e做了優(yōu)化，使其只有當(dāng)數(shù)據(jù)端信號(hào) 穩(wěn)定不發(fā)生跳變時(shí)才對(duì)數(shù)據(jù)進(jìn)行讀寫操作，以此來防止寫入不可靠的數(shù)據(jù)，造成錯(cuò)誤。 CF 為總費(fèi)用的輸入端，當(dāng) STOP 端接到停止計(jì)費(fèi)的信號(hào)后就自動(dòng)累計(jì)一次乘客總數(shù)和營運(yùn)額總數(shù)，輸出給顯示模塊。每走完一公里就給 clk 端一個(gè)信號(hào)，自動(dòng)計(jì)費(fèi)模塊根據(jù)不同狀態(tài)自動(dòng)計(jì)費(fèi)一次， S_P 是啟動(dòng)和 長(zhǎng)沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 18 停止的輸入端，它一方面控制計(jì)費(fèi)的開始和停止，另一方面起到清零作用，且只當(dāng)啟動(dòng)的瞬間才清零，為了保持住在屏幕上的數(shù)值。 （ 13） NSHI：深夜過 10 公里后加收費(fèi)設(shè)定模塊，根據(jù)上海標(biāo)準(zhǔn)深夜 23： 00 到凌晨5： 00 之間要加收 30%的費(fèi)用。 （ 11） NSAN：深夜每公里費(fèi)用設(shè)定模塊，根據(jù)計(jì)費(fèi)標(biāo)準(zhǔn)深夜 23： 00 到凌晨 5： 00之間要加收 30%的費(fèi)用。可以在 0到 7分鐘內(nèi)每次加減 1分鐘進(jìn)行設(shè)定。 passout 為密碼是否正確的輸出端，正確時(shí)輸出 1到選擇端，進(jìn)行參數(shù)設(shè)置。當(dāng)按下鍵后起初以 1Hz 進(jìn)行加，按住 4 秒后變?yōu)? 4Hz 的速度進(jìn)行加減。 （ 3） SET：設(shè)置選擇模塊，當(dāng) Pass 端為 1 時(shí)才可以進(jìn)行選擇操作， an 為按鍵輸入端， setout 為輸出端從 000 到 111 給選通模塊分別代表不同設(shè)置選項(xiàng)。 Setmux 是設(shè)定選通模塊用于選通加減鍵給需要設(shè)定的模塊（ U 為加 ， D 為減）。所以說將來的計(jì)費(fèi)器應(yīng)當(dāng)具備靈活的計(jì)價(jià) 標(biāo)準(zhǔn)設(shè)定功能。清零端 clr 則通過下次按下計(jì)費(fèi)啟動(dòng)鍵的瞬間清零，因?yàn)橛?jì)費(fèi)停止后還要保持顯示輸出，讓顧客和司機(jī)可以清楚地看到所有計(jì)費(fèi)信息。輸出端 p 的每個(gè)上升沿都代表計(jì)了 1km。 計(jì)程模塊 計(jì)程模塊如圖 所示，計(jì)算出租車行駛路程，每行駛一公里輸出端 jc 就發(fā)出一個(gè)上升沿給計(jì)程計(jì)時(shí)選通模塊。 圖 車速比較模塊 計(jì)時(shí)模塊 圖 計(jì)時(shí)模塊 計(jì)時(shí)模塊如上圖 。上面 up 和 down 用來增加和減少速度，輸出兩個(gè)，一個(gè)給電動(dòng)機(jī)驅(qū)動(dòng)器，另一個(gè)給計(jì)程模塊。現(xiàn)在將 分成每 200 個(gè)方波為 1份，然后對(duì)其調(diào)頻，比如說 30km/h 則讓 200 個(gè)方波當(dāng)中的 30 個(gè)方波通過，其余都為高電平，采用這種方法就可以輕松實(shí)現(xiàn)調(diào)頻，控制電動(dòng)機(jī)的轉(zhuǎn)速。 電機(jī)驅(qū)動(dòng)模塊設(shè)計(jì) 為了演示更為直觀，可以用步進(jìn)電機(jī)來模擬出租車的車輪運(yùn)動(dòng)，其硬件部分主要由步進(jìn)電機(jī)驅(qū)動(dòng)器和步進(jìn)電機(jī)組成，如圖 所示。 （ 5） DDRAM 地址設(shè)置 表 DDRAM 地址設(shè)置 功能：設(shè)置 DDRAM 地址。 （ 3）顯示開關(guān)控制 表 顯示開關(guān)控制 功能：設(shè)置顯示、光標(biāo)及閃爍開、關(guān)。 圖 MDLS系列字符型 LCM電路框圖 此液晶模塊有 16個(gè)引腳，各引腳功能說明如表 所示： 表 MDLS 系列字符型液晶引腳說明 引腳號(hào) 符號(hào) 狀態(tài) 功能 1 Vss 電源地 長(zhǎng)沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 10 2 Vdd +5V邏輯電源 3 V0 液晶驅(qū)動(dòng)電源 4 RS 輸入 寄存器選擇 1：數(shù)據(jù)； 0：指令 5 R/W 輸入 讀、寫操作選擇 1：讀； 0：寫 6 E 輸入 使能信號(hào) 7 DB0 三態(tài) 數(shù)據(jù)總線（ LSB） 8 DB1 三態(tài) 數(shù)據(jù)總線 9 DB2 三態(tài) 數(shù)據(jù)總線 10 DB3 三態(tài) 數(shù)據(jù)總線 11 DB4 三態(tài) 數(shù)據(jù)總線 12 DB5 三態(tài) 數(shù)據(jù)總線 13 DB6 三態(tài) 數(shù)據(jù)總線 14 DB7 三態(tài) 數(shù)據(jù)總線（ MSB） 15 A 背光燈 +5 16 K 背光燈 GND 指令集控制 HD44780 共有 11 條控制指令，我們只要對(duì)其中的 6 條指令進(jìn)行控制就可以成功的顯示字符。 HD44780 是字符型 LCM 的控制器，分為控制部分和驅(qū)動(dòng)部分。 LCD 顯示模塊包括 LCD 驅(qū)動(dòng)部分、 LCD 選通部分、 LCD 譯碼部分、二進(jìn)制轉(zhuǎn) BCD 碼部分，最終界面上會(huì)顯示時(shí)鐘、車速、等待時(shí)間、行駛路程、橋路費(fèi)或電調(diào)費(fèi)、總費(fèi)用、開始計(jì)費(fèi)和停止、參數(shù)設(shè)定菜單以及營運(yùn)額統(tǒng)計(jì)等。 首先由電動(dòng)機(jī)驅(qū)動(dòng)模塊控制步進(jìn)電機(jī)運(yùn)轉(zhuǎn)來模擬出租車車輪，速度值通過車速比較 器判斷是否低于 12km/h,如低于 12 km/h 則進(jìn)入計(jì)時(shí)狀態(tài)（依照預(yù)設(shè)值每 5 分鐘計(jì)為1km），如果高于 180km/h 則發(fā)出車速過高的聲光報(bào)警，車速在 12 到 180km/h 之間的則進(jìn)入計(jì)程狀態(tài)，根據(jù)車輪的大小不同每 km 計(jì)的次數(shù)也不同，計(jì)程和計(jì)時(shí)通過選通模塊自動(dòng)選擇輸出到自動(dòng)計(jì)費(fèi)模塊，計(jì)程和計(jì)時(shí)同一時(shí)刻只會(huì)有一個(gè)處于運(yùn)行狀態(tài)。 傳統(tǒng)計(jì)費(fèi)器的不足可以體現(xiàn)在以下幾點(diǎn)： （ 1）產(chǎn)品更新周期長(zhǎng) （ 2）計(jì)價(jià)方式的不靈活 （ 3）顯示方式的不靈活 考慮到目前出租車行業(yè) 迅猛發(fā)展的趨勢(shì)以及對(duì)計(jì)費(fèi)器更高的靈活性要求，本設(shè)計(jì)希望嘗試一些新的方法來予以解決。如圖 所示。 （ 4） 第三方 EDA 工具設(shè)定，包括設(shè)計(jì)輸入與綜合工具、仿真工具、時(shí)序分析工具等，默認(rèn)為 Quartus II 自帶的仿真器、綜合器以及時(shí)序分析器。 Quartus II 設(shè)計(jì)流程： （ 1） 設(shè)計(jì)輸入：完成期間的硬件描述，包括文本編輯器、塊與符號(hào)編輯器、MegaWizard 插件管理器、約束編輯器和布局編輯器等工具； （ 2） 綜合：包括分析和綜合器以、輔助工具和 RTL 查看器等工具； （ 3） 布局連線：將設(shè)計(jì)綜合后的網(wǎng)表文件映射到實(shí)體器件的過程，包括 Fitter 工具、約束編輯器、布局圖編輯器、芯片編輯器和增量布局連線工具； （ 4） 仿真： Quartus II 提供了功能仿真和時(shí)序仿真兩種工具； （ 5） 器件編程與配置：包括四種編程模式，即被動(dòng)串行模式、 JTAG 模式、主動(dòng)串行模式和插座內(nèi)編程模式 [6]。VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分 ,及端口 )和內(nèi)部（或稱不可視部分），既涉及實(shí) 體的內(nèi)部功能和算法完成部分?，F(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語言。 1987 年 底， VHDL 被 IEEE 和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同 的電路功能。 加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進(jìn)入工作狀態(tài)。 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 （ 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 FPGA 簡(jiǎn)介 FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在 PAL、 GAL、 EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 EDA 技術(shù)發(fā)展迅猛，完全可以用日新月異來描述。日本、韓國都有 ASIC 設(shè)計(jì)工具，但不對(duì)外開放 。 中國 EDA市場(chǎng)已漸趨成熟，不過大部分設(shè)計(jì)工程師面向的是 PC 主板和小型 ASIC 領(lǐng)域，僅有小部分（約 11%）的設(shè)計(jì)人員 開 發(fā)復(fù)雜的片上系統(tǒng)器件。 80 年代為計(jì)算機(jī)輔助工程(CAE)階段。在計(jì)費(fèi)系統(tǒng)的實(shí)現(xiàn)一章中，介紹了計(jì)費(fèi)系統(tǒng)的相關(guān)外圍電路，使系統(tǒng)更完善。 采用軟件仿真方法對(duì)計(jì)費(fèi)系統(tǒng)進(jìn)行仿真，模 擬電動(dòng)機(jī)輸出信號(hào)，設(shè)置初始值，得出仿真波形并進(jìn)行觀察。而語言描述可以精確和簡(jiǎn)練地 表示電路的邏輯功能，現(xiàn)在可編程器件的設(shè)計(jì)過程中廣泛使用。目前，業(yè)界大量可編程邏輯器件，尤其是現(xiàn)場(chǎng)可編程器件被大量地應(yīng)用在集成電路的制作當(dāng)中 [2]。該系統(tǒng)在不改變硬件電路的前提下，具有可以重構(gòu)系統(tǒng)的功能；采用完全相同電路結(jié)構(gòu)，只要根據(jù)各地區(qū)的要求在 VerilogHDL 程序中設(shè)置各參數(shù)，就可以適應(yīng)各地區(qū)出租車不同計(jì)費(fèi)標(biāo)準(zhǔn)的需要，還可以根據(jù)各地區(qū)需求增加其他功能 [1]。同時(shí)還要求其具有車票打印、語音報(bào)話識(shí)別、電腦串行通信及稅控等功能 。出租車計(jì)價(jià)器是出租車營運(yùn)收費(fèi)的專用智能化儀表，是出租車市場(chǎng)規(guī)范化 、標(biāo)準(zhǔn)化以及減少司機(jī)與乘客之間發(fā)生糾紛的重要設(shè)備。簡(jiǎn)述了出租車計(jì)費(fèi)器系統(tǒng)的組成及工作原理，以 及在 EDA 平臺(tái)上用單片 CPLD 器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)過程。長(zhǎng) 沙 學(xué) 院 CHANGSHA UNIVERSITY 畢業(yè)設(shè)計(jì) 資料 設(shè)計(jì) 題目： 基于 FPGA 的出租車 計(jì)費(fèi)系統(tǒng)的設(shè)計(jì) 系 部： 電子與通信工程系 專 業(yè)： 通信工程 學(xué) 生 姓 名：