集成電路課程設(shè)計(jì)報(bào)告-基于fpga實(shí)現(xiàn)vga彩條信號(hào)發(fā)生器設(shè)計(jì)-在線瀏覽
2024-09-21 12:30本頁面
【正文】 SYNC Signal 是用來控制“列填充”， 而一個(gè)HSYNC Signal 可以分為 4個(gè)段，也就是 a (同步段) ， b（后肩段），c（激活段），d（前肩段）。 一列總共有1056 個(gè)列像素。而一個(gè) VSYNC Signal 同樣可以分為 4 個(gè)段， 也是 o (同步段) ， p（后肩段），q（激活段），r（前肩段）。 一行總共有628 個(gè)行像素。而“一個(gè)列像素”是以“時(shí)間位單位”來定義（以 800 x 600 x 60Hz 為例），如下所示：1個(gè)列像素 = 25 ns。（以 800 x 600 x 60Hz 為例）上述內(nèi)容讀者可以發(fā)現(xiàn)一個(gè)事實(shí)，要完成一行的掃描，需要 1056 個(gè)列像素，也就是說需要 1056 x25ns的時(shí)間。很遺憾的是，不是所有時(shí)間都用來顯示圖片，有一部分的時(shí)間是用來同步操作。 V GA 彩條信號(hào)產(chǎn)生 彩條信號(hào)產(chǎn)生模塊包括了彩條模式控制、豎彩條發(fā)生、橫彩條發(fā)生和棋盤格發(fā)生三個(gè)模塊。豎彩條發(fā)生模塊根據(jù)行點(diǎn)數(shù)器h_t 的計(jì)數(shù)值來產(chǎn)生彩條，橫彩條發(fā)生模塊根據(jù)列點(diǎn)數(shù)器v_ t 的計(jì)數(shù)值來產(chǎn)生彩條，棋盤格的彩條就可以用橫彩條和豎彩條異或來得到。USE 。ENTITY COLOR IS PORT(CLK,MD:IN STD_LOGIC。END COLOR。 SIGNAL MMD:STD_LOGIC_VECTOR(1 DOWNTO 0)。 SIGNAL CC:STD_LOGIC_VECTOR(4 DOWNTO 0)。 SIGNAL GRBX:STD_LOGIC_VECTOR(3 DOWNTO 1)。 SIGNAL GRBP:STD_LOGIC_VECTOR(3 DOWNTO 1)。BEGIN GRB(2)=(GRBP(2)XOR MD) AND HS1 AND VS1。 GRB(1)=(GRBP(1)XOR MD) AND HS1 AND VS1。EVENT AND MD=39。 THEN IF MMD=10 THEN MMD=00。 END IF。END PROCESS。 ELSIF MMD=01THEN GRBP=GRBY。 ELSE GRBP=000。 END PROCESS。EVENT AND CLK =39。 THEN IF FS = 13 THEN FS =0000。 END IF。END PROCESS。CCLK=CC(4)。EVENT AND FCLK =39。 THEN IF CC=29 THEN CC=00000。END IF。END PROCESS。EVENT AND CCLK =39。 THEN
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1