【正文】 組中作為寄存器數(shù)據(jù)。在整個(gè)過程中，PC計(jì)數(shù)器自動(dòng)加1作為地址去指令存儲(chǔ)器ROM中取指令作為此輪執(zhí)行的指令數(shù)據(jù)，而控制器在整個(gè)過程中依據(jù)指令數(shù)據(jù)的指令碼產(chǎn)生相應(yīng)的控制信號(hào)（操作碼）控制器件的運(yùn)作，從而完成整個(gè)CPU的執(zhí)行功能。 寄存器組寄存器組是作為保存數(shù)據(jù)的器件，故應(yīng)使用時(shí)鐘觸發(fā)的D觸發(fā)器（DFFE），等待一個(gè)時(shí)鐘到來將數(shù)據(jù)傳出去?？紤]到指令從寄存器取數(shù)位數(shù)為3位，所以可以設(shè)置8個(gè)寄存器用于保存數(shù)據(jù)，如果是寫地址的3位指令通過74138（38譯碼器）譯碼作為寄存器的有效EN使能端輸出數(shù)據(jù)；如果是讀地址的3位指令數(shù)據(jù)通過8位擴(kuò)展數(shù)據(jù)選擇器（LPMMUX）選擇數(shù)據(jù)輸出?？刂破鞯脑O(shè)計(jì)主要如下：先必須自己設(shè)計(jì)好各功能指令的4位01碼（指令的[1512]），然后針對(duì)某個(gè)控制信號(hào)，找出使其為1的功能指令，對(duì)每個(gè)功能指令的0位上取非，然后4位相與，之后將所有為1的功能指令相或，結(jié)果作為此控制信號(hào)。 存儲(chǔ)器存儲(chǔ)器分為兩種類型：一種是數(shù)據(jù)存儲(chǔ)器RAM，另一種是地址存儲(chǔ)器ROM。數(shù)據(jù)存儲(chǔ)器為RAM型，表示可讀可寫，所以數(shù)據(jù)儲(chǔ)存器有4個(gè)端口，當(dāng)寫信號(hào)有效時(shí)，應(yīng)給出寫的地址及數(shù)據(jù)，再加上時(shí)鐘信號(hào)，這里的數(shù)據(jù)存儲(chǔ)器采用軟件封裝好的RAM1PORT存儲(chǔ)器。 PC計(jì)數(shù)器PC計(jì)數(shù)器主要作為執(zhí)行一條指令后，地址自動(dòng)加1到指令存儲(chǔ)器中取16位指令作為此輪操作。 數(shù)據(jù)選擇器數(shù)據(jù)選擇器主要是解決數(shù)據(jù)來源問題，通過控制信號(hào)使數(shù)據(jù)選擇器選擇的數(shù)據(jù)端口不同，此數(shù)據(jù)選擇器可選用軟件封裝的2選1選擇器。 符號(hào)擴(kuò)展單元符號(hào)擴(kuò)展單元主要用于將不夠16位的指令數(shù)據(jù)擴(kuò)展成16位，作為輸入數(shù)據(jù)的一端參與數(shù)據(jù)選擇器運(yùn)算，這里我們僅考慮最簡(jiǎn)單的擴(kuò)展方式：將不足16位的指令數(shù)據(jù)由高位向低位依次補(bǔ)0直至數(shù)據(jù)長(zhǎng)度為16位。（5）結(jié)果寫回(WB)：指令執(zhí)行的結(jié)果或者訪問存儲(chǔ)器中得到的數(shù)據(jù)寫回相應(yīng)的目的寄存器中。（2） SUB指令0110（4位）rs（3位）rt（3位）rd（3位）reserved此SUB減法指令完成的功能是：將rs3位對(duì)應(yīng)的寄存器的數(shù)和rt3位對(duì)應(yīng)的寄存器的數(shù)相減，結(jié)果數(shù)據(jù)存放至rd3位對(duì)應(yīng)的寄存器的位置，reserved作為保留位。（4） SW指令0001（4位）base（3位）rt（3位）offset（6位）此SW指令完成的功能是：將base3位對(duì)應(yīng)的寄存器的數(shù)和offset6位擴(kuò)展成16位數(shù)據(jù)相加，結(jié)果作為數(shù)據(jù)存儲(chǔ)器地址A，將rt3位對(duì)應(yīng)的寄存器的數(shù)據(jù)取出來，存放到A地址對(duì)應(yīng)的存儲(chǔ)器單元中。 器件單元模塊此模塊的設(shè)計(jì)是CPU設(shè)計(jì)的核心部分，它是將眾多模塊整合在一起，在此模塊中主要包括：寄存器組、控制器、存儲(chǔ)器、PC計(jì)數(shù)器、數(shù)據(jù)選擇器、ALU單元這六大單元。圖5 CPU綜合模塊示意圖由上面總體設(shè)計(jì)方案中指出，每個(gè)寄存器應(yīng)該由16個(gè)D觸發(fā)器構(gòu)成，為了避免設(shè)計(jì)復(fù)雜，我們采用迭代的設(shè)計(jì)方法，即先由單個(gè)D觸發(fā)器設(shè)計(jì)成包含2個(gè)D觸發(fā)器模塊，圖6示出了由單個(gè)D觸發(fā)器構(gòu)成2個(gè)D觸發(fā)器模塊。圖6 單個(gè)D觸發(fā)器構(gòu)成2個(gè)觸發(fā)器圖7 8個(gè)D觸發(fā)器構(gòu)成16個(gè)D觸發(fā)器 圖8 16位D觸發(fā)器綜合模塊寄存器組作為數(shù)據(jù)保存的器件，當(dāng)讀取寄存器中的數(shù)據(jù)時(shí)，涉及讀地址端口以及對(duì)應(yīng)的輸出數(shù)據(jù)端口，故應(yīng)該有兩個(gè)讀地址端口，兩個(gè)寫地址端口；當(dāng)寫入寄存器數(shù)據(jù)時(shí)，涉及寫的信號(hào)、寫的地址以及寫的數(shù)據(jù)也應(yīng)該準(zhǔn)備好，故應(yīng)有一個(gè)寫地址端口，一個(gè)數(shù)據(jù)準(zhǔn)備端口以及一個(gè)寫信號(hào)，同時(shí)數(shù)據(jù)的傳送需要在一個(gè)時(shí)鐘信號(hào)到來的上升沿操作，故應(yīng)有一個(gè)時(shí)鐘信號(hào)CLK，所以總共端口共有8個(gè)。圖9 寄存器組綜合模塊下面我們來看寄存器組綜合模塊的詳細(xì)設(shè)計(jì)，如圖10所示。l 圖中還有一個(gè)74138譯碼器，G1端為WE寫信號(hào)，當(dāng)要向寄存器存數(shù)時(shí)，應(yīng)使寫信號(hào)有效，同時(shí)給出3位需要寫的地址，將要寫入的數(shù)據(jù)存至譯碼生成對(duì)應(yīng)的寄存器中。圖10 寄存器組詳細(xì)設(shè)計(jì)控制器的設(shè)計(jì)是整個(gè)CPU的命脈，因?yàn)榭刂破鳟a(chǎn)生的控制信號(hào)用于整個(gè)CPU運(yùn)作,針對(duì)某條功能指令，控制信號(hào)要能準(zhǔn)確控制器件的運(yùn)作。假設(shè)功能操作碼的4位從左向右依次對(duì)應(yīng)SSSS0，則可以得出所以控制信號(hào)表達(dá)式：RegDst=~S3S2~S1S0+~S3S2S1~S0；ALUSrcB=S3~S2~S1S0+~S3~S2~S1S0；ALUOp=~S3S2~S1S0+ S3~S2~S1S0+~S3~S2~S1S0；RegWrite=~S3S2~S1S0+~S3S2S1~S0+ S3~S2~S1S0；MemtoReg= S3~S2~S1S0；MemWr=~S3~S2~S1S0；PCSource=S3~S2S1~S0；對(duì)應(yīng)的邏輯電路圖即是與非門的組合，如圖11,示出了ALUOp的電路圖實(shí)現(xiàn)，輸入指令[1512]的4位，通過功能指令內(nèi)的相與和功能指令間的相或得出最后控制信號(hào)ALUOp的值，對(duì)于其他信號(hào)的電路實(shí)現(xiàn)這里就不舉例了。圖12 控制器的信號(hào)組合圖13 控制器綜合模塊為了省去不必要的設(shè)計(jì)，存儲(chǔ)器模塊我們采用的是軟件封裝好的Memory。 數(shù)據(jù)存儲(chǔ)器從圖14可以看出，數(shù)據(jù)存儲(chǔ)器RAM有4個(gè)輸入端和1個(gè)輸出端，能夠?qū)崿F(xiàn)將數(shù)據(jù)寫入存儲(chǔ)器操作，應(yīng)該要有準(zhǔn)備寫入的數(shù)據(jù)，要寫入的地址以及內(nèi)存寫操作控制信號(hào)，同時(shí)應(yīng)有時(shí)鐘信號(hào)控制，對(duì)應(yīng)的輸出端即從內(nèi)存取出的數(shù)據(jù)。圖15 指令存儲(chǔ)器ROM P