單周期cpu設(shè)計(編輯修改稿)
2024-09-01 03:37 本頁面
【文章內(nèi)容簡介】 擴展成16位，作目標跳轉(zhuǎn)地址。 器件單元模塊此模塊的設(shè)計是CPU設(shè)計的核心部分，它是將眾多模塊整合在一起，在此模塊中主要包括：寄存器組、控制器、存儲器、PC計數(shù)器、數(shù)據(jù)選擇器、ALU單元這六大單元。如下圖5所示，展示出模塊間整合的總體效果，可以看出，每個模塊的功能還是顯而易見的，各模塊間通過命名一致達到數(shù)據(jù)雙向傳輸效果。圖5 CPU綜合模塊示意圖由上面總體設(shè)計方案中指出，每個寄存器應(yīng)該由16個D觸發(fā)器構(gòu)成，為了避免設(shè)計復雜，我們采用迭代的設(shè)計方法，即先由單個D觸發(fā)器設(shè)計成包含2個D觸發(fā)器模塊，圖6示出了由單個D觸發(fā)器構(gòu)成2個D觸發(fā)器模塊。為了避免篇幅頗多，這僅展示由8個D觸發(fā)器構(gòu)成最終16個D觸發(fā)器的示意圖，如圖7，以及最終16位D觸發(fā)器綜合模塊效果，如圖8。圖6 單個D觸發(fā)器構(gòu)成2個觸發(fā)器圖7 8個D觸發(fā)器構(gòu)成16個D觸發(fā)器 圖8 16位D觸發(fā)器綜合模塊寄存器組作為數(shù)據(jù)保存的器件，當讀取寄存器中的數(shù)據(jù)時，涉及讀地址端口以及對應(yīng)的輸出數(shù)據(jù)端口，故應(yīng)該有兩個讀地址端口，兩個寫地址端口；當寫入寄存器數(shù)據(jù)時，涉及寫的信號、寫的地址以及寫的數(shù)據(jù)也應(yīng)該準備好，故應(yīng)有一個寫地址端口，一個數(shù)據(jù)準備端口以及一個寫信號，同時數(shù)據(jù)的傳送需要在一個時鐘信號到來的上升沿操作，故應(yīng)有一個時鐘信號CLK，所以總共端口共有8個。在圖9中展示出寄存器組的綜合模塊。圖9 寄存器組綜合模塊下面我們來看寄存器組綜合模塊的詳細設(shè)計，如圖10所示。主要有3處值得注意：l 因為我們設(shè)計的從寄存器取數(shù)的指令位數(shù)為3位，所以最多可尋8個寄存器，所以可看到圖中示出了8個16位D觸發(fā)器的綜合模塊。l 圖中還有一個74138譯碼器，G1端為WE寫信號，當要向寄存器存數(shù)時，應(yīng)使寫信號有效，同時給出3位需要寫的地址，將要寫入的數(shù)據(jù)存至譯碼生成對應(yīng)的寄存器中。l 同時圖中還有2個8位數(shù)據(jù)選擇器，主要是用于當讀取寄存器數(shù)據(jù)時，給出讀取寄存器的地址，對應(yīng)8位數(shù)據(jù)選擇器輸出對應(yīng)寄存器中的數(shù)據(jù)。圖10 寄存器組詳細設(shè)計控制器的設(shè)計是整個CPU的命脈，因為控制器產(chǎn)生的控制信號用于整個CPU運作,針對某條功能指令，控制信號要能準確控制器件的運作。因此必須明確各個控制信號的作用，如下表1所示以及控制信號和功能指令之間的關(guān)系，如下表2所示：表1 控制信號的作用信號名無效時作用（0）有效時作用（1）RegDst寫寄存器在寄存器堆的地址來自于rt 字段寫寄存器在寄存器堆的地址來自于rd字段ALUSrcB寄存器堆Data2 輸出符號擴展的立即數(shù)ALUOp減法加法RegWrite無在時鐘上升沿，寫寄存器MemtoReg送往寄存器組寫數(shù)據(jù)輸入的值來自ALU送往寄存器組寫數(shù)據(jù)輸入的值來自存儲器MemWr無在時鐘上升沿，寫存儲器PCSourcePC+1擴展的立即數(shù)表2 控制信號和功能指令對應(yīng)表控制信號ADDSUBLWSWJ功能操作碼01010110100100011010RegDst11000ALUSrcB00110ALUOp10110RegWrite11100MemtoReg00100MemWr00010PCSource00001由上表所示，我們可以容易得到每個控制信號的邏輯表達式，方法如下：找出某個信號在所有功能指令中為1的量，對相應(yīng)功能操作碼為0的位置改為非，再將4位相與，對不同的功能指令之間相或。假設(shè)功能操作碼的4位從左向右依次對應(yīng)SSSS0，則可以得出所以控制信號表達式：RegDst=~S3S2~S1S0+~S3S2S1~S0；ALUSrcB=S3~S2~S1S0+~S3~S2~S1S0；ALUOp=~S3S2~S1S0+ S3~S2~S1S0+~S3~S2~S1S0；RegWrite=~S3S2~S1S0+~S3S2S1~S0+ S3~S2~S1S0；MemtoReg= S3~S2~S1S0；MemWr=~S3~S2~S1S0；PCSource=S3~S2S1~S0；對應(yīng)的邏輯電路圖即是與非門的組合，如圖11,示出了ALUOp的電路圖實現(xiàn)，輸入指令[1512]的4位，通過功能指令內(nèi)的相與和功能指令間的相或得出最后控制信號ALUOp的值，對于其他信號的電路實現(xiàn)這里就不舉例了。圖11 ALUOp控制信號的電路實現(xiàn) 按照上述示例對所有控制信號的電路都能實現(xiàn)，則需要將所有控制信號模塊整合在一起，因此可以得出如圖12的控制器詳細設(shè)計：輸入的是指令[1512]的控制碼，輸出7個控制信號，從圖13可以看到控制器的綜合模塊接口。圖12 控制器的信號組合圖13 控制器綜合模塊為了省去不必要的設(shè)計，存儲器模塊我們采用的是軟件封裝好的Memory。本次設(shè)計將存儲器分為數(shù)據(jù)存儲器和指令存儲器：數(shù)據(jù)存儲器使用RAM1PORT，可讀可寫，主要用于存放數(shù)據(jù)，用于寄存器取數(shù)和存數(shù)；指令存儲器使用ROM1PORT，只讀，用于存放16位指令數(shù)據(jù)。 數(shù)據(jù)存儲器從圖14可以看出，數(shù)據(jù)存儲器RAM有4個輸入端和1個輸出端，能夠?qū)崿F(xiàn)將數(shù)據(jù)寫入存儲器操作，應(yīng)該要有準備寫
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1