單周期cpu設(shè)計(jì)(參考版)
2024-08-16 03:37本頁(yè)面
【正文】 皇天不負(fù)有心人，終于完成了CPU的設(shè)計(jì)，這過(guò)程雖然很苦，但結(jié)果卻是令人興奮的，經(jīng)過(guò)這番“徹骨寒”，讓我們迎來(lái)了“梅花香”，讓我們對(duì)CPU有了更深的理解，而不只是紙上談兵。確保每個(gè)CPU部件功能都是正確的后，然后需要將所有部件模塊整合在一起，很不幸，編譯沒(méi)有通過(guò)，于是我們?cè)谂ΡP(pán)查細(xì)節(jié)問(wèn)題，最終編譯成功。在實(shí)驗(yàn)過(guò)程中，我們遇到了各種問(wèn)題，一開(kāi)始老師布置下來(lái)的CPU任務(wù)的時(shí)候，完全是懵的，因?yàn)镃PU器件和指令運(yùn)算只在課本上學(xué)習(xí)，從來(lái)沒(méi)有真正實(shí)踐過(guò)，現(xiàn)在需要自己設(shè)計(jì)CPU的各個(gè)部件，而且要將指令在器件上運(yùn)行，那時(shí)簡(jiǎn)直崩潰。實(shí)現(xiàn)加n減m的運(yùn)算，同樣修改指令存儲(chǔ)器中的指令數(shù)據(jù)位置，也可以實(shí)現(xiàn)減n加m運(yùn)算。根據(jù)J指令的格式，將指令后12位[110]數(shù)據(jù)002H零擴(kuò)展成16位0002H，即跳轉(zhuǎn)至地址為0002H（此處即為ADD指令）。根據(jù)SUB指令的格式，將寄存器000號(hào)中的數(shù)據(jù)（此時(shí)是0002H）和寄存器010號(hào)中的數(shù)據(jù)0001H（存儲(chǔ)器取出放至寄存器010中的）相減結(jié)果送入寄存器000號(hào)中。根據(jù)J指令的格式，將指令后12位[110]數(shù)據(jù)004H零擴(kuò)展成16位0004H，即跳轉(zhuǎn)至地址為0004H（此處即為下一條指令，這里設(shè)置J指令主要是為了解決加減顯示的時(shí)間不一致性）。根據(jù)ADD指令的格式，將寄存器000號(hào)中的數(shù)據(jù)（初始還是0000H）和寄存器001號(hào)中的數(shù)據(jù)0002H（存儲(chǔ)器取出放至寄存器001中的）相加結(jié)果送入寄存器000號(hào)中。具體分析如下：表4 指令存儲(chǔ)器數(shù)據(jù)表Address+000+001+010+011+100+10100100100000100000010010000100000010101000001000000101000000000010001100000100000001010000000000010 前兩條指令的前4位功能操作碼為1001，是LW指令。表3 數(shù)據(jù)存儲(chǔ)器數(shù)據(jù)表Address+00+01+10+11000000000000000010000000000000000100000000000000110000000000000100 指令存儲(chǔ)器指令數(shù)據(jù)指令存儲(chǔ)器中存放指令數(shù)據(jù)如表4，在指令存儲(chǔ)器中以二進(jìn)制存在。圖28 時(shí)鐘計(jì)數(shù)器五、 實(shí)驗(yàn)數(shù)據(jù)實(shí)驗(yàn)數(shù)據(jù)包括兩大部分：數(shù)據(jù)存儲(chǔ)器中存儲(chǔ)初始數(shù)據(jù)、指令存儲(chǔ)器中存儲(chǔ)指令數(shù)據(jù)，現(xiàn)分別對(duì)兩部分?jǐn)?shù)據(jù)展示。 endcaseendendmodule圖26 顯示對(duì)應(yīng)模塊 顯示還有一步驟是將上述總模塊編譯成功后，會(huì)有32個(gè)輸出端口，按照引腳對(duì)應(yīng)接在如圖27的引腳圖上。b1111 : OUT = 39。b10000110。 39。b1101 : OUT = 39。b11000110。 39。b1011 : OUT = 39。b10001000。 39。b1001 : OUT = 39。b10000000。 39。b0111 : OUT = 39。b10000010。 39。b0101 : OUT = 39。b10011001。 39。b0011 : OUT = 39。b10100100。 39。b0001 : OUT = 39。b11000000。alwaysbegin case(IN) 39。output [7:0]OUT。module changer(IN,OUT)。設(shè)計(jì)的CPU位16位，但是FPGA實(shí)驗(yàn)板的數(shù)碼管每個(gè)數(shù)字有8位，有4個(gè)數(shù)碼管，所以應(yīng)該讓結(jié)果的4位對(duì)應(yīng)數(shù)碼管的8位顯示，故需要使用Verilog語(yǔ)言按照引腳對(duì)應(yīng)編寫(xiě)，如下是4位結(jié)果對(duì)應(yīng)數(shù)碼管8位顯示。圖24 指令后6位擴(kuò)展16位l 當(dāng)執(zhí)行J指令時(shí)，由J指令的后12位擴(kuò)展成16位作為目標(biāo)跳轉(zhuǎn)地址，如圖25所示。圖22 ALU綜合模塊圖23 ALU模塊內(nèi)部實(shí)現(xiàn) 擴(kuò)展單元擴(kuò)展單元主要用于填補(bǔ)數(shù)據(jù)的不足，此次設(shè)計(jì)的擴(kuò)展單元為最簡(jiǎn)單的擴(kuò)展，即對(duì)于輸入不足的數(shù)據(jù)，在其高位上依次補(bǔ)0直至湊夠16位數(shù)。圖21 ALU的B端數(shù)據(jù)選擇器 ALU單元ALU單元主要用于將兩端輸入數(shù)據(jù)進(jìn)行加或減操作，從圖22可以看到，ALU綜合模塊，有3個(gè)輸入端，分別是輸入數(shù)據(jù)A、B端和控制信號(hào)，對(duì)應(yīng)輸出端是AB端加或減的結(jié)果。圖18 PC數(shù)據(jù)選擇器圖19 PC數(shù)據(jù)選擇器內(nèi)部實(shí)現(xiàn)l 根據(jù)RegDst信號(hào)確定寫(xiě)入寄存器的地址是來(lái)自于指令數(shù)據(jù)的[53]位還是[86]位，如圖20所示。圖16 PC計(jì)數(shù)器綜合模塊數(shù)據(jù)選擇器主要用于根據(jù)控制信號(hào)，來(lái)選擇對(duì)應(yīng)的數(shù)據(jù)端輸入，在本次設(shè)計(jì)中用到4處數(shù)據(jù)選擇器，其內(nèi)部實(shí)現(xiàn)都是采用軟件封裝的2選1數(shù)據(jù)選擇器，在圖19中展示出PC數(shù)據(jù)選擇器具體實(shí)現(xiàn)方法，其他數(shù)據(jù)選擇武器實(shí)現(xiàn)類(lèi)似。所以PC計(jì)數(shù)器模塊應(yīng)該由圖16所示的三部分組成：自增1的ALU單元、PC跳轉(zhuǎn)數(shù)據(jù)選擇器（主要用于實(shí)現(xiàn)J指令）以及暫存增1的指令數(shù)據(jù)的16位寄存器。圖14 數(shù)據(jù)存儲(chǔ)器RAM 指令存儲(chǔ)器從圖15可以看出，指令存儲(chǔ)器ROM有2個(gè)輸入端和1個(gè)輸出端，能夠?qū)崿F(xiàn)將指令數(shù)據(jù)從指令存儲(chǔ)器中取出，輸入端應(yīng)有準(zhǔn)備要取出指令的地址以及時(shí)鐘信號(hào)，輸出端即從指令存儲(chǔ)器中取出的16位指令。本次設(shè)計(jì)將存儲(chǔ)器分為數(shù)據(jù)存儲(chǔ)器和指令存儲(chǔ)器：數(shù)據(jù)存儲(chǔ)器使用RAM1PORT，可讀可寫(xiě)，主要用于存放數(shù)據(jù)，用于寄
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1