【正文】 率 易于懸掛、拼接 接口更豐富、 DVI 成為標(biāo)準(zhǔn)配置 分辨率更高，相同尺寸的可視 面積更大 從 2020 年開始，各大顯示器廠商開始意識(shí)到一個(gè)重要的問題，要提高 LCD 液晶顯東北大學(xué)東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文） 第 1章 緒論 3 示器 的市場地位，他們當(dāng)務(wù)之急是解決 LCD 液晶顯示器 拖影問題。 2020 年以前，還是有很多 40 毫秒甚至是 50 毫秒的產(chǎn)品的，它們充其量只能應(yīng)付一些基本的文本辦公，游戲應(yīng)用根本無從談起。 選題目的 本課題主要任務(wù)是設(shè)計(jì)基于 FPGA 的 LCD 驅(qū)動(dòng)電路的設(shè)計(jì)和實(shí)現(xiàn) ，兼顧好程序的易用性，以方便之后模塊的移植和應(yīng)用。同時(shí)要能將儲(chǔ)存模塊中的 數(shù)據(jù)正常地顯示在 LCD 液晶顯示器 上。 目前主流的 FPGA 依然 是基于查找表技術(shù)的， 它 已經(jīng) 很大程度上 超出了先前版本FPGA 的基本性能， 而 且 還 整合了 用戶 常用功能（如 時(shí)鐘管理、 RAM 和 DSP）的硬核（ ASIC 型）模塊。 其 的基本特點(diǎn)主要有： FPGA 可 以 做 為 其它 的 半 定制或 全 定制 ASIC 電路 中 的試樣片。 FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 FPGA 是 ASIC 電路 中 開發(fā)費(fèi)用最低、設(shè)計(jì) 周期最短、風(fēng)險(xiǎn)最小的器件之一 LCD 簡介 2. LCD 的簡介 LCD 顯示器 是 Liquid Crystal Display 的簡稱， LCD 液晶顯示器 的構(gòu)造是在兩片平行的玻璃 之 中放 入 液態(tài)的晶體，兩片玻璃 的中間含 有 很 多垂直 的 和水平的細(xì)小電線， 通過 為 不同的液晶單元供 電 來控制桿狀水晶分子 方向 的 改變，將光線折射出來產(chǎn)生畫面。 19 英寸的 CRT 顯示器其厚度普遍有 40cm 之巨 ，而當(dāng)時(shí)相同尺寸的液晶顯示器厚度不超過 4cm，大大節(jié)約了桌面空間。 易于懸掛、拼接 大屏幕液晶顯示器大多數(shù)均設(shè)有 VESA 標(biāo)準(zhǔn)的懸臂接口，可以方便與各種各樣的懸臂支架配合應(yīng)用在特殊的場合中，而液晶顯示器特有的窄邊框設(shè)計(jì)使其在拼接成屏幕東北大學(xué)東軟信 息學(xué)院畢業(yè)設(shè)計(jì)（論文） 第 2章 關(guān)鍵技術(shù)介紹 5 墻的時(shí)候更加完美。 接口更豐富、 DVI 成為標(biāo)準(zhǔn)配置 傳統(tǒng)的 DSub 模擬接口和數(shù)字化的 DVI 視頻接口已經(jīng)成為當(dāng)時(shí)大屏幕液晶顯示器事實(shí)上的標(biāo)準(zhǔn)配置。多數(shù)大屏幕液晶顯示器還配備了其它模擬視頻輸入接口和 毫米音頻輸入接口以供多媒體應(yīng)用，部分產(chǎn)品甚至還配備 USB Hub。 分辨率更高，相同尺寸的可視面積更大 傳統(tǒng)的 CRT 顯示器分辨率普遍要比 同尺寸的液晶顯示器要低， 17 英寸 CRT 顯示器的分辨率普遍為 1024*768，而 17 英寸普屏 LCD 液晶顯示器 支持 12801024，同時(shí)它的可視面積相當(dāng)于 19 英寸 CRT 顯示器的可視面積。另外，更大顯示面積令用戶在欣賞電影時(shí)候不再只局限于一個(gè)視覺效果最佳的 “皇帝位 ”，即便是 2～ 3 人也能同時(shí)看到相同質(zhì)量的畫面。 TC 1602 液晶模塊的一些主要技術(shù)參數(shù)： 邏輯工作電壓（ VDD）： + ～ + LCD 驅(qū)動(dòng)電壓（ VDD VL）： + ～ + 工作溫度（ Ta）： 0 ～ 60176。 C（寬溫） 工作電流： 屏幕視域尺寸： 二、 TC 1602 字符液晶 模塊特點(diǎn) 可與 8 位或者 4 位微處理器直接連接； 內(nèi)置字符發(fā)生器 ROM 可提供 160 種工業(yè)標(biāo)準(zhǔn)字符，包括全部大小寫字母、阿拉伯?dāng)?shù)字及日文片假名，以及 32 個(gè)特殊字符或符號(hào)顯示； 內(nèi)置 RAM 可根據(jù)用戶需要，自行設(shè)計(jì)定義字符或符號(hào)； 東北大學(xué)東軟信 息學(xué)院畢業(yè)設(shè)計(jì)（論文） 第 2章 關(guān)鍵技術(shù)介紹 6 +5V 單電源供電； 低功耗。并且，能夠定義系統(tǒng)級(jí)功能的 IP 核（ Intellentual Prorerty）， Xilinx 工具長期以來一直致力于推動(dòng) FPGA 產(chǎn)業(yè)技術(shù)的更新和發(fā)展。相對(duì)容易使用而且有著獨(dú)一無二的 PLD 設(shè)計(jì)環(huán)境。 Xilinx ，不管您經(jīng)驗(yàn)如何，都是硬件設(shè)計(jì)新手的最佳選擇工具。ModelSim 采用直接優(yōu)化的編譯技術(shù)， Tcl/TK 技術(shù)和單一內(nèi)核仿真技術(shù)，使在編譯仿真時(shí)候速度快，編譯的代碼與平臺(tái)關(guān)系無關(guān)，便于保護(hù) IP 核，個(gè)性化的圖形界面和用戶接口，全面支持 VHDL 和 Verilog 語言對(duì) IEEE 標(biāo)準(zhǔn)的準(zhǔn)確，除眾多優(yōu)勢之外，它還能夠支持 C/C++功能調(diào)試和調(diào)用。此外， ModeSim 的特點(diǎn)還有， RTL 級(jí)和門級(jí)電路的優(yōu)化，具有集成性能分析，對(duì) SystemC 的直接編譯可以與 HDL 任意混合。 東北大學(xué)東軟信息 學(xué)院 畢業(yè)設(shè)計(jì)（論文） 第 3章 系統(tǒng)分析 7 第 3 章 系統(tǒng)分析 FPGA的設(shè)計(jì)方法 一般用到的 FPGA 的設(shè)計(jì)方法有 “自頂向下”和“自下而上” 這兩種 。所謂“自頂向下”設(shè)計(jì)方法 就是采用可 以 完全獨(dú)立于芯片廠商 以及他們的 產(chǎn)品結(jié)構(gòu)的描述語言，在功能級(jí)設(shè)計(jì)上 對(duì)設(shè)計(jì) 的 產(chǎn)品進(jìn)行定義， 然后再 結(jié)合 其 功能仿真技術(shù)， 最后 確保 對(duì)產(chǎn)品的 設(shè)計(jì)的正確性，在 對(duì)其 功能定義完成后，利用邏輯綜合技術(shù)，把功能描述轉(zhuǎn)換成某一 含有 具體結(jié)構(gòu)芯片的網(wǎng)表文件，輸出 最后要 給廠商的布局布線器 再 進(jìn)行布局布線。 “自頂向下”的優(yōu)越性是 比較顯而易見的。 第二 ，設(shè)計(jì)的再利用得到 了 保證。所謂模塊化就是對(duì)以往設(shè)計(jì) 得 成果進(jìn)行修改、組合和再利用，產(chǎn)生全新的或派生設(shè)計(jì)。因此，可以以一種 IP（ Intelligence Property 知識(shí)產(chǎn)權(quán) ） 的方 式進(jìn)行存檔，方 便將來 的 重新利用。簡單的語言描述就可以完成復(fù)雜的功能，且 不需要手工繪圖。設(shè)計(jì)師可在較短的時(shí)間內(nèi)采用 所能見到的 各種結(jié)構(gòu)芯片來完成同一功能描述，從而在設(shè)計(jì)規(guī)模、速度、芯片價(jià)格及系統(tǒng)性能要求等方面進(jìn)行平衡，選擇最佳結(jié)果。 本課題使用的為 Ve rilog HDL。VHDL 是在 1987 年成為 IEEE 標(biāo)準(zhǔn)， 而 Verilog HDL 則 是 在 1995 年才正式成為 IEEE 標(biāo)準(zhǔn)。 VHDL 其英文全名為 VHSIC HARDWARE DESCRIPTION Language， 而 VHSIC 則東北大學(xué)東軟信息 學(xué)院 畢業(yè)設(shè)計(jì)（論文） 第 3章 系統(tǒng)分析 8 是 Very High Speed Integerated CIRCUIT 的縮寫詞， 譯為 甚高速集成電路 ，所以 VHDL準(zhǔn)確的中文譯名為甚高速集成電路的硬件描述語言。 在這些共同點(diǎn)的基礎(chǔ)上， Verilog HDL 和 VHDL 又各有其自己的特點(diǎn)。與 VHDL 相比 Verilog HDL 的最大優(yōu)點(diǎn)是：它是一種非常容易掌握的硬件描述語言，只要有 C 語言的編程基礎(chǔ)，通過 一段時(shí)間 的學(xué)習(xí)，再加上一段實(shí)際操 作， 就可以 掌握這種設(shè)計(jì)技術(shù)。這是因?yàn)?VHDL 不 是 很直觀，需要有 Ada 編程基礎(chǔ)，一般認(rèn)為需要 較長時(shí)間 的專業(yè)培訓(xùn)，才能掌握 VHDL的基本設(shè)計(jì)技術(shù)。一般認(rèn)為 Verilog HDL 在系統(tǒng)級(jí)抽象方面比 VHDL 略差一些，而在門級(jí)開關(guān)電路描述方面比 VHDL 強(qiáng)得多。 第 2 腳： VDD 為電源， 接 +5V 電源。 第 4 腳： RS 為寄存器選擇 端 ， 低電平時(shí)選擇 為 指令寄存器 ，高電平時(shí)選擇 為 數(shù)據(jù)寄存器 。 當(dāng) RW 為高電平 RS 為低電平時(shí)可以讀忙信號(hào) ， 當(dāng) RW 和 RS 共同為低電平時(shí)可以顯示地址或者 寫入指令，當(dāng) RW 為低電平 RS 為高電平時(shí) 可以寫入數(shù)據(jù)。 第 6 腳： E 端為使能端，當(dāng) E 端由高電平轉(zhuǎn)變?yōu)?低電平時(shí)，液晶模塊 開始 執(zhí)行命令。 第 15 腳： BLA 背光電源正極 (+5V)輸入引腳。 TC 1602 液晶模塊內(nèi) 部自 帶標(biāo)準(zhǔn)字庫，內(nèi)部的字符發(fā)生存儲(chǔ)器（ CGROM） 存儲(chǔ)了192 個(gè) 5 7 點(diǎn)陣字符， 32 個(gè) 5 10 點(diǎn)陣字符。如表 所示，這些字符有： 大小寫的 英文字 母、 阿拉伯?dāng)?shù)字、 日文假名和 常用的符號(hào) 等，每一個(gè)字符都 固定 有 一個(gè)的代碼 相對(duì)應(yīng) ，例 如大寫英文字母“ A” 所 對(duì)應(yīng) 的代碼是 01000001B（ 41H）， 需要 顯示時(shí)模塊 就 把地址 41H 中 所代表 的點(diǎn)陣字符圖形顯示出來， 就能 在 TC 1602 液晶 顯示器上 看到字母“ A”。它的讀寫操作、屏幕和光標(biāo)的操作都是通過指令編程來實(shí)現(xiàn)的。功能：送 20H“空 代碼”到所有的 DDRAM 中，清除所有顯示數(shù)據(jù)，并將 DDRAM 地址計(jì)數(shù)器（ AC）清零，光標(biāo)返回至原始狀態(tài)，設(shè)置 I/D=H， AC 為自動(dòng)加一的輸入方式。功能： 不改變 DDRAM 中的內(nèi)容 ，只將 DDRAM 地址計(jì)數(shù)器（ AC）清零 光標(biāo)返回到 原始狀態(tài)，若有滾動(dòng)效果，撤銷滾動(dòng)效果，將畫面拉回到 home 位。功能：設(shè)置 光標(biāo) 的 移動(dòng)方向 ， 并 且 指定整體 的 顯示有沒有移動(dòng)，用來 設(shè)置 需要 顯示字符的輸入方式，在計(jì)算機(jī) 的 讀 /寫 DDRAM 或 CGRAM 后，地址指針的修改方式 ，反映在效果上， 寫入字符畫面或光標(biāo)的移動(dòng)。 I/D 表示計(jì)算機(jī)讀 /寫 DDRAM 或 CGRAM 后，地址的修改方式，也是光標(biāo)的移動(dòng)方式： I/D=0：光標(biāo)自右往左移動(dòng)， AC 減一。 SH 表示在寫入字符時(shí) ，是否允許顯示畫面的滾動(dòng)方式： SH=0：允許滾動(dòng)。 指令 4：顯示開關(guān)控制。有三個(gè)狀態(tài)位： B、 C、 D： B：控制光標(biāo)是否閃爍，高電 平閃爍，低電平不閃爍 ； C：控制光標(biāo)的開與關(guān)，高電平表示有光標(biāo)，低電平表示無光標(biāo) ； D：控制整體顯示的開與關(guān)，高電平表示開顯示，低電平表示關(guān)顯示 。功能： S/C 和 R/L 對(duì)應(yīng)操作： 0 0：光標(biāo)由右向左移動(dòng)且 AC 減一。 顯示不動(dòng) 1 0：所有顯示由右向左移動(dòng)，光標(biāo)跟隨移動(dòng)， AC 減一 東北大學(xué)東軟信息 學(xué)院 畢業(yè)設(shè)計(jì)（論文） 第 3章 系統(tǒng)分析 11 1 1：所有顯示由左向右移動(dòng)，光標(biāo)跟隨移動(dòng)， AC 加一 指令 6：功能設(shè)置命令 。 DL：高電平時(shí)為8 位 數(shù)據(jù)接口模式， DB0 到 DB7 有效 ，低電平時(shí)為 4 位 數(shù)據(jù)接口模式， DB4 到 DB7 有效。 N：低電平時(shí)為單行顯示，高電平時(shí)雙行顯示 F： 低電平時(shí)顯示 5x7 的點(diǎn)陣字符， 加光標(biāo)， 高電平時(shí)顯示 5x10 的點(diǎn)陣字符 ，加光標(biāo)。功能：將 CGRAM 地址送入 AC 中。 指令 8： DDRAM 地址設(shè)置 。 N 為低電平時(shí)，DDRAM 范圍為 80H 到 FFH， N 為高電平時(shí)，第一行 DDRAM 地址范圍為 80H 到 BFH，第二行 DDRAM 地址范圍為 C0H 到 FFH。功能：最高位（ BF） 為忙 信號(hào)位，低 7 位為地址計(jì)數(shù)器的內(nèi)容。 指令 10：寫數(shù)據(jù) 。 RS 為高電平， RW 為低電平，為數(shù)據(jù)的寫操作； RS 和 RW 均為低電平，為指令的寫操作。 指令 11：讀數(shù)據(jù) 。如果從 DDRAM讀數(shù)據(jù)，則執(zhí)行讀操作后，地 址自動(dòng)加 /減 1（更具駛?cè)敕绞皆O(shè)置指令）。 RS 為寄存器選擇控制輸出信號(hào)，當(dāng) RS 為低電平時(shí)，表示數(shù)據(jù)總線傳輸?shù)氖敲羁刂菩盘?hào)，當(dāng) RS 為高電平時(shí)，表示數(shù)據(jù)總線傳輸?shù)氖菙?shù)據(jù)信號(hào)； RW 為讀 /寫控制輸出信號(hào)，當(dāng) RW 為低電平時(shí)，表示向液晶顯示屏控制芯片寫數(shù)據(jù)，反之，為讀取數(shù)據(jù)； E 為讀 /寫操作允許控制脈沖輸出信號(hào)，高電平有效； data 為數(shù)據(jù)信號(hào)。接通電源后， FPGA 向液晶顯示屏控制芯片發(fā)送指令的流程如下圖所示。再由流程圖，準(zhǔn)確提取出數(shù)據(jù)通道和控制單元。并且考慮最終生成系統(tǒng)的可行性?？刂茊卧傻臄?shù)據(jù)發(fā)送到數(shù)據(jù)通道所需的信號(hào)，同時(shí)接收來自數(shù)據(jù)通道處理過的狀態(tài)信號(hào)，到達(dá)監(jiān)控整個(gè)設(shè)計(jì)單元實(shí)現(xiàn)的過程。數(shù)據(jù)通道電路主要由計(jì)數(shù)器，