【正文】 劣化問題，因此壽命極長）。對于FPGA,隨著電子技術(shù)迅猛發(fā)展，高新技術(shù)日新月異。而大規(guī)?？删幊唐骷F(xiàn)場可編程門陣列FPGA，已成為當(dāng)今應(yīng)用最廣泛的可編程專用集成電路之一。電子工程師和科學(xué)研究人員利用該類器件可以在辦公室或試驗臺設(shè)計出所需要的專用集成電路，大大的較少了產(chǎn)品的研發(fā)周期和降低成本。它的廣泛應(yīng)用，使傳統(tǒng)的設(shè)計方法正在進行一場巨大的變革。本課題主要任務(wù)是設(shè)計基于FPGA的LCD接口控制電路，來控制LCD的顯示。最后在FPGA上的任意位置顯示任意的中文字符以及英文字符，另外要能根據(jù)輸入數(shù)據(jù)的變化同步變化LCD上顯示的內(nèi)容。該課題的研究將有助于采用FPGA的系列產(chǎn)品的開發(fā)，特別是需要用到LCD得采用FPGA的產(chǎn)品的開發(fā)。另外，由于模塊的易用性，也將使得更多的采用FPGA的產(chǎn)品之上出現(xiàn)LCD，增加人機之間的交互性，為行業(yè)和我們的生活帶來新的變化。在1984年，歐美提出了STNLCD，而同時TFTLCD技術(shù)也被提出，但仍不成熟，在80年代末，日本掌握了STNLCD的生產(chǎn)技術(shù)，在93年，日本又掌握了TFTLCD生產(chǎn)技術(shù)，液晶顯示器開始向廉價低成本的方向發(fā)展，隨后DSTNLCD誕生；另一方面向高端的薄膜式晶體管TFTLCD發(fā)展，97年，日本建成了一大批大基板尺寸的第三代TFTLCD生產(chǎn)線。 在技術(shù)方面，因集成式的控制芯片具有包括了縮小了IC的體積、低功率消耗、降低封裝的成本、節(jié)省電路板的數(shù)量及體積等優(yōu)點，并使材料及LCD后段組裝成本得以降低，因此許多廠商紛紛朝向高集成度控制芯片發(fā)展，并積極開發(fā)視訊應(yīng)用的控制芯片。根據(jù)相關(guān)資料顯示，Sarmtpanel可降低約10％～15％的成本，這也是國外一些大廠所鐘愛的方式。美國的Genesis最早推出集成式IC，將ADC、Scaler、OSD（內(nèi)置菜單）與PLL（鎖相環(huán)）為一顆單芯片控制IC。其組件集成數(shù)量持續(xù)增多，并漸漸添加Video的功能。隨著市場競爭加劇，液晶顯示器的成本壓力越來越大，必須采用更簡單的線路世紀(jì)實現(xiàn)液晶顯示器的功能，以期降低成本，才能在市場競爭中立于不敗之地。而在LCD的應(yīng)用以及市場方面，雖然手機仍然是中小尺寸液晶顯示器顯示屏（LCD）的最主要應(yīng)用設(shè)備，但便攜導(dǎo)航設(shè)備（PND）、數(shù)碼相框和MP3／便攜媒體播放器（PMP）等新型設(shè)備，正在該市場的銷售額中占有越來越大的份額。各種中小尺寸LCD的產(chǎn)能擴張和價格下降，促進了其應(yīng)用領(lǐng)域的多元化。大多數(shù)行業(yè)內(nèi)的公司認(rèn)為，為了利用手機市場和新興產(chǎn)品，中小尺寸顯示屏供應(yīng)商必須相應(yīng)地平衡和調(diào)整策略，否則就可能錯失整個市場。該課題涉及到FPGA的應(yīng)用，LCD的驅(qū)動的研究，字符及圖像顯示模式的研究等知識。若按普通方法這不能顯示。 課題研究的預(yù)期理論目標(biāo)：掌握FPGA對LCD的控制方法，為課題研究做好理論準(zhǔn)備；通過FPGA對LCD控制，使得任何開發(fā)者都可以較為容易的通過此顯示模塊，在液晶上顯示所需內(nèi)容； 課題研究的預(yù)期技術(shù)目標(biāo)：中文及英文字符在LCD上能正常顯示；圖像數(shù)據(jù)在LCD上的正常顯示；輸入變動的數(shù)據(jù)能在LCD上同步刷新顯示。它的應(yīng)用不僅簡化了電路設(shè)計，降低了成本，提高了系統(tǒng)的可靠性，而且給數(shù)字系統(tǒng)的設(shè)計方式帶來了革命性的變化。20世紀(jì)70年代，早期的可編程邏輯器件只有可編程只讀存儲器，紫外線可擦除制度儲存器和電可擦除只讀儲存器3種。PLA在結(jié)構(gòu)上由一個可編程的與陣列和可編程的或陣列構(gòu)成，陣列規(guī)模小，編程過程復(fù)雜繁瑣。在這之后出現(xiàn)了可編程陣列邏輯(PAL)器件，它由一個可編程的“與”平面和一個固定的“或”平面構(gòu)成，是現(xiàn)場可編程的。在PLA的基礎(chǔ)上，又發(fā)展除了一種通用陣列邏輯(GAL)，如GAL16VGAL22V10等。這些早期的PLD器件的一個共同特點是可以實現(xiàn)速度特性較好的邏輯功能，但由于其結(jié)構(gòu)過于簡單，因此，只能用于實現(xiàn)較小規(guī)模的電路設(shè)計為了彌補這一缺陷，20世紀(jì)80年代中期，著名的可編輯邏輯器件廠商Altera和Xilinx分別推出了擴展型的復(fù)雜可編程邏輯器件(CPLD)和類似于標(biāo)準(zhǔn)門陣列的現(xiàn)場可編程門陣列(FPGA)。這兩種器件兼容了PAL和GAL器件的優(yōu)點，具有體系結(jié)構(gòu)靈活、邏輯資源豐富、集成度高以及適用范圍廣等特點，可用于實現(xiàn)較大規(guī)模的電路設(shè)計，編程也很靈活，所以，被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計和小批量生產(chǎn)之中。 如今，F(xiàn)PGA器件已成為當(dāng)前主流的可編輯邏輯器件之一。將來的可編程邏輯器件，密度會更高、速度會更快、功耗會更低，同時還會增加更多新的功能，向著集成了可編程邏輯、CPU、儲存期等組件的可編程單片系統(tǒng)(SOPC)方向發(fā)展。目前FPGA中多使用四輸入的LUT，所以每一個LUT可以看成一個有4位地址線的161的RAM。這樣，每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表，找出地址對應(yīng)的內(nèi)容，然后輸出即可。圖中每一個叉表示相連（可編程熔絲導(dǎo)通），所以得到：f= f1 + f2 = (A*C*!D) + (B*C*!D) 。 圖3電路中D觸發(fā)器的實現(xiàn)比較簡單，直接利用宏單元中的可編程D觸發(fā)器來實現(xiàn)?？删幊逃|發(fā)器的輸出與I/O腳相連，把結(jié)果輸出到芯片管腳。 FPGA的設(shè)計方法FPGA的常用設(shè)計方法包括“自頂向下”和“自下而上”。所謂“自頂向下”設(shè)計方法，簡單地說，就是采用可完全獨立于芯片廠商及其產(chǎn)品結(jié)構(gòu)的描述語言，在功能級對設(shè)計產(chǎn)品進行定義，并結(jié)合功能仿真技術(shù)，以確保設(shè)計的正確性，在功能定義完成后，利用邏輯綜合技術(shù)，把功能描述轉(zhuǎn)換成某一具體結(jié)構(gòu)芯片的網(wǎng)表文件，輸出給廠商的布局布線器進行布局布線。“自頂向下”設(shè)計方法的優(yōu)越性是顯而易見的。其次，設(shè)計的再利用得到保證。所謂模塊化就是對以往設(shè)計成果進行修改、組合和再利用，產(chǎn)生全新的或派生設(shè)計。因此，可以以一種IP(Intelligence Property 知識產(chǎn)權(quán))的方式進行存檔，以便將來重新利用。簡單的語言描述即可完成復(fù)雜的功能，而不需要手工繪圖。設(shè)計師可在較短的時間內(nèi)采用各種結(jié)構(gòu)芯片來完成同一功能描述，從而在設(shè)計規(guī)模、速度、芯片價格及系統(tǒng)性能要求等方面進行平衡，選擇最佳結(jié)果。 VHDL硬件描述語言VHDL的英文全名是VeryHighSpeed Integrated Circuit Hardware Description Language,誕生于1982年。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計算機高級語言。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。應(yīng)用VHDL進行工程設(shè)計的優(yōu)點是多方面的。強大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)的重要保證。3. VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用功能。4. 對于用VHDL完成的一個確定的設(shè)計，可以利用EDA工具進行邏輯綜合和優(yōu)化，并自動的把VHDL描述設(shè)計轉(zhuǎn)變成門級網(wǎng)表。對于一個高性能、價格合理、盡快面市的方案，結(jié)合使用Quartus II軟件和Altera FPGA將是非常好的選擇。Quartus II平面配置器在輸入引腳至所有連接邏輯的信號追蹤上，表現(xiàn)出色。Quartus II軟件比MAX+PLUS II更加可靠，用戶界面更加友好，特別是在仿真，節(jié)點發(fā)現(xiàn)和引腳分配等方面。轉(zhuǎn)換設(shè)計一直非常簡單，在很短的時間內(nèi)，就可以適用到目標(biāo)器件中。支持 FLEX 10KE174。、FLEX 10KA、ACEX、FLEX 6000系列，以及最新的Cyclone、Stratix 和 Stratix II 系列FPGA。(1) 對MAX設(shè)計，平均設(shè)計性能快15％。3. 綜合：(1)一體化RTL綜合不僅支持AHDL，還支持最新的VHDL和Verilog語言標(biāo)準(zhǔn)。(3)支持所有的主要第三方綜合流程。(2)LogicLock? 基于模塊的設(shè)計流程(3)SOPC Builder： 同IP輕松集成5. 編譯：(1)物理綜合優(yōu)化(2)時序收斂平面配置編輯器6. 驗證功能：(1)多時鐘和多周期時序分析(2)面向FPGA設(shè)計的SignalTap II 嵌入式邏輯分析器7. 最后一刻設(shè)計改變支持(ECO支持)：(1)芯片編輯器(將于2004年下半年支持MAX II)(2)漸進式擬和從MAX+PLUS II軟件轉(zhuǎn)換到Quartus II軟件非常容易，現(xiàn)在可以用Quartus II進行所有的Altera新設(shè)計。轉(zhuǎn)到Quartus II軟件的一個主要原因是其出眾的實現(xiàn)時序收斂的能力，這對大部分有難度的工程是不可缺少的。比較包括Xilinx在內(nèi)的其他PLD供貨商的開發(fā)工具，只有Quartus II軟件才是最容易使用的。設(shè)計一個液晶顯示模塊LCM的接口控制電路，以FPGA為核心, 通過控制硬件電路和基于硬件描述語言(VHDL)的各功能模塊：邏輯陣列塊LAB（Logic array block）、嵌入式陣列塊EAB（embedded array block）、快速互聯(lián)以及IO單元，以及外圍驅(qū)動電路，能夠?qū)崿F(xiàn)對LCM的有效控制，并且能點陣液晶屏上顯示中文和英文兩種字符，還可以通過下載并測試電路功能，分析芯片資源的占用情況。之后通過顯示控制模塊對LCD進行顯示的控制。其中的數(shù)據(jù)分別來自中英文字符模塊，動態(tài)數(shù)據(jù)模塊，以及圖像數(shù)據(jù)模塊。 系統(tǒng)設(shè)計總體框圖 系統(tǒng)開發(fā)選用資源 液晶模塊選用本設(shè)計選用了帶ST7920驅(qū)動的LCD1286412模塊來進行設(shè)計和調(diào)試。其中，1286412漢字圖形點陣液晶顯示模塊，可顯示漢字及圖形，內(nèi)置8192個中文漢字（16X16點陣），128個字符（8X16點陣）幾64X256點陣顯示RAM(GDRAM)。此種型號的液晶顯示屏以中間間隔平均劃分為左屏和右屏分別顯示，均為6464點陣，而且各自都有獨立的片選信號控制選擇。顯示屏上的顯示數(shù)據(jù)由顯示數(shù)據(jù)隨機存儲器DDRAM提供。bit值為1，對應(yīng)點顯示，反之不顯示。每半屏顯示數(shù)據(jù)共有512字節(jié)的DDRAM，分為8個數(shù)據(jù)頁來管理，這些頁對應(yīng)顯示屏從上到下編號為0－7頁，每頁64字節(jié)，涵蓋半邊顯示屏的64行64列8bit點陣數(shù)據(jù)。例如，向DDRAM第0頁的第0列寫入數(shù)據(jù)00010100B，則顯示屏左上角第0列的8個顯示點只有從上往下的第3和5點顯示。 每一點對應(yīng)的地址信息 12864液晶顯示屏與內(nèi)部RAM的對應(yīng)關(guān)系主要技術(shù)參數(shù)和顯示特性：電源：VDD ~+（內(nèi)置升壓電路，無需負壓）顯示內(nèi)容：128 X 64行顯示顏色：黃綠顯示角度：6：00種直視LCD類型：STN與MCU接口：8位或4位并行/3位串行配置LED背光外形尺寸外觀尺寸：9370 視域尺寸：7240mm 外觀尺寸圖外形尺寸： 外形尺寸表模塊引腳說明： 模塊引腳管腳號管腳名稱電平管腳功能描述1VSS0V電源地2VDD電源電壓3V0液晶顯示器驅(qū)動電壓4D/IH/LD/I=“H”,表示DB7~DB0為顯示數(shù)據(jù)D/I=“L”,表示DB7~DB0為顯示指令數(shù)據(jù)5R/WH/LR/W=“H”,E=“H”,數(shù)據(jù)被讀到DB7~DB0R/W=“L”,E=“H→L”, DB7~DB0的數(shù)據(jù)被寫到IR或DR6EH/L使能信號：R/W=“L”,E信號下降沿鎖存DB7~DB0 R/W=“H”,E=“H” DRAM數(shù)據(jù)讀到DB7~DB0(使能端，高電平有效)7DB0H/L數(shù)據(jù)線8DB1H/L數(shù)據(jù)線9DB2H/L數(shù)據(jù)線10DB3H/L數(shù)據(jù)線管腳號管腳名稱電平管腳功能描述11DB4H/L數(shù)據(jù)線12DB5H/L數(shù)據(jù)線13DB6H/L數(shù)據(jù)線14DB7H/L數(shù)據(jù)線15CS1H/L左半屏片選信號，高電平有效16CS2H/L右半屏片選信號，高電平有效17RESETH/L復(fù)位信號,低電平復(fù)位18VEE10VLCD驅(qū)動負電壓19IED+DC+5V背光板電源20IEDDC0V背光板電源邏輯工作電壓（VDD）：~電源地（GND）：0V工作溫度（Ta）：0~+50℃（常溫）/ 20~70℃（寬溫）接口時序模塊有并行和串行兩種連接方法（時序如下）：a) 8位并行連接時序圖 MPU寫資料到模塊 MPU從模塊讀出資料b) 串行連接時序圖 串行時序圖 時鐘周期表串行數(shù)據(jù)傳送共分三個字節(jié)完成：第一字節(jié)：串口控制——格式 11111ABC A為數(shù)據(jù)傳送方向控制：H表示數(shù)據(jù)從LCD到MCU，L表示數(shù)據(jù)從MCU到LCD。 “RE”為基本指令集與擴充指令集的選擇控制元，當(dāng)變更“RE”位元后，往后的指令集將維持在最后的狀態(tài)，除非再次變更“RE”位元，否則使用相同指令集時，不需每次重設(shè)“RE”位元。設(shè)計系統(tǒng)的要求將決定FPGA的選用，一個設(shè)計系統(tǒng)會根據(jù)設(shè)計方案對實現(xiàn)器件提出以下基本要求：器件容量、工作速度、工作電壓、引腳數(shù)量、編程方式以及器件成本等。Cyclone系列是Stratix系列器件的簡化版，容量較低，成本大大降低，適宜小系統(tǒng)設(shè)計使用。CycloneII器件容量為4608~68416個邏輯單元，是第一代Cyclone器件的3倍。CycloneIII系列器件是Cylone系列的第三代產(chǎn)品，采用65nm低功耗工藝制作，其低成本和高性能進一步擴展了其應(yīng)用領(lǐng)域。所以綜合對本設(shè)計的各個方面要求考慮，最終選擇采用Cyclone系列器件的EP1C12Q240C8型號FPGA。采用300毫米晶圓，以TSMC成功的90nm工藝技術(shù)為基礎(chǔ)，Cyclone II器件提供了4,608到68,416個邏輯單元(LE)，包括嵌入式18*18位乘法器、專用外部存儲器接