【正文】 Cache經(jīng)常與寫緩存器 (write buffer)一起使用。 63 高速緩沖存儲器 Cache 位于處理器中的少量高速緩沖存儲器 , 保存最近被訪問的存儲空間內(nèi)容的備份 哪些存儲空間需要讀入到 cache中，要通過 MMU 或 MPU來控制 依賴于內(nèi)存的重使用 僅用來改善速度較慢的存儲器或總線寬度較窄的存儲器的性能 降低對總線寬度的要求 減少功耗 外部 存儲器 CPU Cache 地址 數(shù)據(jù) 總線 接口 631 Cache的分類 統(tǒng)一 Cache。有時(shí)這種組織方式也被稱為改進(jìn)的哈佛結(jié)構(gòu)。 當(dāng)要訪問的內(nèi)容在 Cache時(shí)稱為 命中 (hit)， 而要訪問的內(nèi)容不在 Cache時(shí)稱為 未命中 (miss)。 命中率用下面的公式進(jìn)行計(jì)算： 命中率 =（ Cache命中次數(shù) /存儲器請求次數(shù)） *100% 633 Cache的工作原理 Cache的基本存儲單元為 Cache行 (Cache line)。 Cache與主存儲器交換數(shù)據(jù)是以行為基本單位進(jìn)行的。 通常情況下是 16字節(jié) (4個(gè)字 )和 32字節(jié) (8個(gè)字 )。 對于一個(gè)虛擬地址來說，它的 bit[31 ： L] ，是 Cache行的一個(gè)標(biāo)識。 633 Cache的工作原理 633 Cache的工作原理 數(shù)據(jù)以每次傳送一行的方式復(fù)制到 cache 中 每個(gè) cache行包含連續(xù)的數(shù)據(jù) Cache行按其自然的行邊界尺寸分配 Cache中的數(shù)據(jù)一旦被獲取后，立即對內(nèi)核有效 在一個(gè) cache 讀操作不命中后，將激發(fā) cache 行內(nèi)容的填充 但新數(shù)據(jù)應(yīng)放在 cache 的什么位置 ? ARM 處理器支持以下置換策略中的一個(gè)或多個(gè) : ? 隨機(jī) , ? 循環(huán)輪換 – 輪換指針指向下一個(gè)要填充的 cache 行 已經(jīng)使用過的行將被收回和替換 對回寫數(shù)據(jù) cache而言 , 任何改過的數(shù)據(jù)都要寫到存儲器中 634 Cache與主存的關(guān)系 在 Cache中采用地址映射將主存中的內(nèi)容映射到Cache地址空間。而地址變換是指當(dāng)程序已經(jīng)裝入到 Cache后，在實(shí)際運(yùn)行過程中，把主存地址變換成 Cache地址。采用什么樣的地址映射方法，就必然有與之對應(yīng)的地址變換。 634 Cache與主存的關(guān)系 直接映射 (directmapped)方式。主存中的每個(gè)地址都對應(yīng) Cache存儲器中惟一的一行。 如果程序同時(shí)用到對應(yīng)于 Cache同一主存行的兩個(gè)主存塊，那么就會發(fā)生沖突，沖突的結(jié)果是導(dǎo)致Cache行的頻繁變換。 634 Cache與主存的關(guān)系 主存儲器 0x0000 0x0010 0x0020 0x0030 0x0040 0x0050 0x0060 0x0070 0x0080 0x0090 Cache 00..................................01 10 01 0x0064 00 ? tag index word 地址 tag ram 數(shù)據(jù) = 634 Cache與主存的關(guān)系 為了減少顛簸問題，有些 Cache使用了 組相聯(lián)的映射策略 。 從主存的組到 Cache的組之間采用直接映射方式。 在 ARM中采用的是組相聯(lián)的地址映射和變換方式。如果 Cache中組的大小 (每組中包含的行數(shù) )為 2S，則虛地址位 bit[L+S： L]用于選擇 Cache中的某個(gè)組。 提高組相聯(lián)程度，使主存地址能夠映射到任意Cache行。 硬件設(shè)計(jì)者提高 Cache相聯(lián)度的一種方法就是使用內(nèi)容尋址寄存器 CAM(ContentAddressable Memory)。 CAM采取了與 RAM相反的工作方式： RAM在得到一個(gè)地址后再給出數(shù)據(jù)，而 CAM則是在檢測到給定的數(shù)據(jù)值在存儲器中后，再給出該數(shù)據(jù)的地址。 634 Cache與主存的關(guān)系 全相聯(lián)的 Cache 635 Cache的寫策略 直寫（） : 如果位置在 cache之內(nèi) , cache 將被更新 . 數(shù)據(jù)也通過寫緩沖送至存儲器 . 回寫 : 如果位置在 cache之內(nèi) ,只有 cache 被更新 . 注 : 如果數(shù)據(jù)位置不在 cache之內(nèi) , 數(shù)據(jù)將被直接寫到存儲器中 。 CPU Cache Write Buffer Access Mode 0 Non cacheable, non bufferable 0 GCd GBd 0 Non cacheable, bufferable 1 1 WT, Write Through 0 1 WB, Write Back 1 External Memory 訪問模式 非 cache, 非緩沖 GCd非 cache, 可緩沖 直寫 B, 回寫 寫緩沖 外部存儲器 wb wt 635 Cache的寫策略 直寫與回寫的比較 如果位置在 cache之內(nèi) , cache 將被更新 . 數(shù)據(jù)也通過寫緩沖送至存儲器 . 寫策略 直寫法 回寫法 可靠性 高 低 與主存的通信量 多 少 控制的復(fù)雜性 簡單 復(fù)雜 硬件實(shí)現(xiàn)代價(jià) 大 小 636 Cache的替換策略 在 Cache訪問過程中，發(fā)現(xiàn)查找的 Cache行已經(jīng)失效，則需要從主存中調(diào)入新的行到 Cache中。當(dāng)所有組中的對應(yīng)行都已經(jīng)裝滿時(shí)，就要使用 Cache替換算法 ， Cache控制器選擇下一個(gè)丟棄 Cache行的策略被稱為替換策略 。 636 Cache的替換策略 在常見 ARM核使用的替換策略 內(nèi)核 寫策略 替換策略 ARM720T 直寫法 隨機(jī) ARM740T 直寫法 隨機(jī) ARM920T 直寫法、回寫法 隨機(jī)、輪轉(zhuǎn) ARM940T 直寫法、回寫法 隨機(jī) ARM926EJS 直寫法、回寫法 隨機(jī)、輪轉(zhuǎn) ARM946E 直寫法、回寫法 隨機(jī)、輪轉(zhuǎn) ARMl020E 直寫法、回寫法 隨機(jī)、輪轉(zhuǎn) ARMl 026EJS 直寫法、回寫法 隨機(jī)、輪轉(zhuǎn) Intel Stong ARM 回寫法 輪轉(zhuǎn) Intel XSCale 直寫法 輪轉(zhuǎn) 637 Cache相關(guān)的編程接口 與 Cache編程相關(guān)的 CPl5的寄存器共有 3個(gè)，它們分別為 Cl、 C7及 C9。 c7是一個(gè)只寫存儲器，可以使用協(xié)處理器指令 MCR對其進(jìn)行操作。 638 內(nèi)存一致性 當(dāng)一個(gè)系統(tǒng)中同時(shí)使用了 Cache、 寫緩存時(shí) ， 同一地址的數(shù)據(jù)可能同時(shí)出現(xiàn)在包括系統(tǒng)內(nèi)存在內(nèi)的多個(gè)不同的物理位置中 。 由于上述存儲系統(tǒng)的多樣性特點(diǎn) ， 當(dāng)從內(nèi)存中讀取數(shù)據(jù)時(shí) ， 不能保證讀取的是數(shù)據(jù)的最新值 (即有可能出現(xiàn)下述情況：寫操作將數(shù)據(jù)寫入到 Cache中 ， 但更新數(shù)據(jù)還沒有被回寫到內(nèi)存 )。 638 內(nèi)存一致性 地址映射發(fā)生的變換 如果數(shù)據(jù) Cache為寫回型 Cache，清空該數(shù)據(jù) Cache。 使指令 Cache中相應(yīng)的行無效。 有些情況可能還要求相關(guān)的存儲區(qū)域被置換成非緩存的。 對于使用數(shù)據(jù)和指令分離 Cache的系統(tǒng)，如果數(shù)據(jù) Cache是寫回類型的，清空數(shù)據(jù) Cache。 清空寫緩存區(qū) (將寫緩存區(qū)中延時(shí)操作全部執(zhí)行 )。 階段總結(jié) ? ARM處理器支持多種類型存儲器，具備復(fù)雜的管理和控制能力 ? 系統(tǒng)控制協(xié)處理器 CP15,負(fù)責(zé)完成大部分系統(tǒng)存儲管理 ? Cache的工作原理 ? Cache的性能 ? Cache與主存的關(guān)系 ? Cache的寫策略 ? Cache的替換策略 ? 內(nèi)存一致性