【正文】 MMU還增加了虛擬地址到物理地址的映射。 MMU中寄存器 c3用于控制與域有關(guān)的屬性配置。 641 MMU概述 MMU可以將整個(gè)存儲(chǔ)空間分為最多 16個(gè)域 (domain)。 641 MMU概述 從虛擬地址到物理地址的變換過(guò)程是查詢傳輸表的過(guò)程 ARM結(jié)構(gòu)體系中采用一個(gè)容量更小、訪問(wèn)速度和 CPU中通用寄存器相當(dāng)?shù)拇鎯?chǔ)器件來(lái)存放當(dāng)前訪問(wèn)需要的地址變換條目，它是一個(gè)小容量的 Cache。 這個(gè)傳輸表存在于內(nèi)存中，它有多個(gè)稱為 Entry的入口。 虛擬地址由編譯器和連接器在定位程序時(shí)分配； 物理地址用來(lái)訪問(wèn)實(shí)際的主存硬件模塊 (物理上程序存在的區(qū)域 )。 MMU提供了一些資源以允許使用虛擬存儲(chǔ)器 (將系統(tǒng)物理存儲(chǔ)器重新編址，可將其看成一個(gè)獨(dú)立于系統(tǒng)物理存儲(chǔ)器的存儲(chǔ)空間 )。 在 DMA訪問(wèn)期間限制存儲(chǔ)器訪問(wèn) DMA所訪問(wèn)的存儲(chǔ)區(qū)域。 638 內(nèi)存一致性 DMA造成的數(shù)據(jù)不一致 將 DMA訪問(wèn)的存儲(chǔ)器設(shè)置成非緩存的 將 DMA訪問(wèn)的存儲(chǔ)區(qū)所涉及的數(shù)據(jù) Cache中的行設(shè)置成無(wú)效，或者清空數(shù)據(jù) Cache。 638 內(nèi)存一致性 當(dāng)系統(tǒng)中采用分離的數(shù)據(jù) Cache和指令 Cache時(shí) 對(duì)于使用數(shù)據(jù)和指令分離 Cache的系統(tǒng)，使指令 Cache的內(nèi)容無(wú)效。 將寫緩存區(qū)中被延時(shí)的操作全部執(zhí)行。 使數(shù)據(jù) Cache中相應(yīng)的行無(wú)效。 ARM存儲(chǔ)系統(tǒng)中 ， 數(shù)據(jù)不一致問(wèn)題一方面可以通過(guò)存儲(chǔ)系統(tǒng)自動(dòng)保證解決 ， 另一方面編寫程序時(shí)要遵循一定的規(guī)則 ， 防止數(shù)據(jù)不一致性發(fā)生 。 如果 Cache引入了哈佛架構(gòu) ， 使用數(shù)據(jù)和指令分類的 Cache， 那情況將更復(fù)雜 。如果程序中包含讀 c7的操作，那么指令的結(jié)果不可預(yù)知。 637 Cache相關(guān)的編程接口 C1中與 Cache相關(guān)的位 相關(guān)位 作用 C(bit[2]) 當(dāng)數(shù)據(jù) Cache和指令 Cache分開時(shí)，本控制位禁止／使能數(shù)據(jù) Cache 當(dāng)數(shù)據(jù) Cache和指令 Cache統(tǒng)一時(shí)，本控制位禁止／使能整個(gè) Cache 0：禁止 Cache 1：使能 Cache 如果系統(tǒng)中不含 Cache，讀取時(shí)該位返回 0，寫入時(shí)忽略該位 當(dāng)系統(tǒng)中 Cache不能禁止時(shí)，讀取返回 l，寫入時(shí)忽略該位 I(bit[12]) 當(dāng)數(shù)據(jù) Cache和指令 Cache分開時(shí)，本控制位禁止／使能數(shù)據(jù) Cache 0：禁止 Cache 1：使能 Cache 如果系統(tǒng)使用統(tǒng)一的指令 Cache和數(shù)據(jù) Cache或者系統(tǒng)中不含 Cache，讀取時(shí)該位返回 0，寫入時(shí)忽略該位 當(dāng)系統(tǒng)中 Cache不能禁止時(shí)，讀取返回 l，寫入時(shí)忽略該位 RR(bit[14]) 如果系統(tǒng)中 Cache的淘汰算法可以選擇的話，本控制位選擇淘汰算法 0：選擇常規(guī)的淘汰算法，如隨機(jī)淘汰算法 RR(bit[14]) ； 1：選擇預(yù)測(cè)性的淘汰算法，如輪轉(zhuǎn) (roundrobin)淘汰算法； 如果系統(tǒng)中淘汰算法不可選擇，寫入該位時(shí)被忽略，讀取該位時(shí)，根據(jù)其淘汰算法可以簡(jiǎn)單地預(yù)測(cè)最壞情況，并返回 1或者 0 637 Cache相關(guān)的編程接口 CPl5中的寄存器 c7主要用于控制 Cache和寫緩存。在 ARM常用的替換算法有兩種： 輪轉(zhuǎn)算法 隨機(jī)替換算法。 在采用組相聯(lián)的 Cache中，一個(gè)來(lái)自主存的行可以放入多個(gè) Cache組中。如果存儲(chǔ)器是可 cache或可緩沖的，寫緩沖將被使用 。 使用 CAM允許同時(shí)比較更多的地址中的標(biāo)簽位，從而增加了可以包含在一組的 Cache行數(shù)。 CAM使用一組比較器，以比較輸入的標(biāo)簽地址和存儲(chǔ)在每一個(gè)有效 Cache行中的標(biāo)簽位。這樣的 Cache被稱為 全相聯(lián) Cache。 634 Cache與主存的關(guān)系 2路組相聯(lián)的 Cache 主存儲(chǔ)器 0x0000 0x0010 0x0020 0x0030 0x0040 0x0050 0x0060 0x0070 0x0080 0x0090 Way 0 Way 1 Set 0 2Way, 4 Sets ? 數(shù)據(jù) = tag index = tag index ? Way 0 Way 1 目標(biāo) 計(jì)數(shù)器 ? 替換策略 : ? 隨機(jī) ? 循環(huán) 634 Cache與主存的關(guān)系 4路組相聯(lián)的 Cache Decoder Decoder Decoder 31 10 9 5 4 2 1 0 Cache 行 5 3 注 : 每一個(gè)地址索引映射到一個(gè) cache 行，該行可存于 4組的任意一組中（ 4組相聯(lián)） 存于 TAG中的地址 (22 位 ) Index Word Unused Data way 0 TAG Line 0 Line 1 Line 30 Line 31 這里是一個(gè) 4k cache 的例子： 4 組 x 32 lines x 8 words = 4kb cache Decoder v d0 d1 v 有效位 d0,d1 – 臟位 0 1 2 3 4 5 6 7 d0 d1 634 Cache與主存的關(guān)系 隨著 Cache控制器的相聯(lián)度的提高，沖突的可能性減少了。 如果 Cache的行大小為 2L，則同一行中各地址的 bit[31： L]是相同的。 主存中的一組與 Cache中的一組之間建立了之間映射方式后，在兩個(gè)對(duì)應(yīng)的組內(nèi)部采用全相聯(lián)映射方式。 在組相聯(lián)的地址映射和變換中，把主存和 Cache按同樣大小劃分成組 (set)，每個(gè)組都由相同的行數(shù)組成。這種由直接映射導(dǎo)致的Cache存儲(chǔ)器中的軟件沖突稱為顛簸 (thrashing)問(wèn)題。由于主存的容量遠(yuǎn)遠(yuǎn)大于 Cache存儲(chǔ)器，所以在主存中很多地址被映射到同一個(gè) Cache行。 直接映射是一種最簡(jiǎn)單，也是最直接的映射方式。 直接映射和變換方式 組相聯(lián)映射和變換方式以及 全相聯(lián)和變換方式。 地址的映射和變換是密切相關(guān)的。 具體的說(shuō)，就是把存放在主存中的程序按照某種規(guī)則裝入到Cache中，并建立主存地址到 Cache地址之間的對(duì)應(yīng)關(guān)系。當(dāng)CPU發(fā)出的虛擬地址的 bit[31： L]和 Cache中的某行 bit[31： L]相同，那么 Cache中包含 CPU要訪問(wèn)的數(shù)據(jù)，即成為一次 Cache命中。 如果 Cache行的大小為 2L字節(jié)，那么對(duì)主存的訪問(wèn)通常是 2L字節(jié)對(duì)齊的。 每一個(gè) Cache行都對(duì)應(yīng)于主存中的一個(gè)存儲(chǔ)塊 (memory block) Cache行的大小通常是 2L字節(jié)。 存儲(chǔ)系統(tǒng)把 Cache和主存儲(chǔ)器都劃分為相同大小的行。 在給定時(shí)間間隔內(nèi)， Cache命中的次數(shù)與總的存儲(chǔ)器請(qǐng)求次數(shù)的比值被稱為 命中率 。 632 Cache的性能衡量 只有當(dāng)所需要的 Cache存儲(chǔ)器內(nèi)容已經(jīng)在 Cache時(shí)，微處理器才能以高時(shí)鐘速率工作，因此，系統(tǒng)的總體性能就可以用存儲(chǔ)器訪問(wèn)中命中 Cache的比例來(lái)衡量。指令和數(shù)據(jù)用同一個(gè) Cache 631 Cache的分類 指令和數(shù)據(jù)分開的 Cache。 通過(guò)引入 Cache和寫緩存區(qū)，存儲(chǔ)系統(tǒng)的性能得到了很大的提高，但同時(shí)也帶來(lái)了一些問(wèn)題。 63 高速緩沖存儲(chǔ)器 Cache 謂局部性就是指，在任何特定的時(shí)間，微處理器趨于對(duì)相同