微處理器外部特性-在線瀏覽
2024-09-14 16:30本頁面
【正文】 88的兩種組態(tài)模式 ? 兩種組態(tài)構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng) ? 最小組態(tài)模式 ? 構(gòu)成小規(guī)模的應(yīng)用系統(tǒng) ? 8088本身提供所有的系統(tǒng)總線信號 ? 最大組態(tài)模式 ? 構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng) ， 例如可以接入數(shù)值協(xié)處理器 8087 ? 8088和總線控制器 8288共同形成系統(tǒng)總線信號 8088的兩種組態(tài)模式 （續(xù)） ? 兩種組態(tài)利用 MN/MX*引腳區(qū)別 ? MN/MX*接高電平為最小組態(tài)模式 ? MN/MX*接低電平為最大組態(tài)模式 ? 兩種組態(tài)下的內(nèi)部操作并沒有區(qū)別 ? IBM PC/XT采用最大組態(tài) ? 本書以最小組態(tài)展開基本原理 通常在信號名稱加 上劃線 （ 如： MX） 或星號 （ 如： MX*） 表示低電平有效 8088的引腳圖 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC A15 A16 / S3 A17 / S4 A18 / S5 A19 / S6 SS0* (HIGH) MN / MX* RD* HOLD (RQ)*/ GT0*) HLDA (RQ1* /GT1*) WR* (LOCK*) M / IO ( S2* ) DT / R* ( S1* ) DEN ( S0 ) ALE INTA TEST* READY RESET 8088 最小組態(tài)的引腳信號 1. 數(shù)據(jù)和地址引腳 2. 讀寫控制引腳 3. 中斷請求和響應(yīng)引腳 4. 總線請求和響應(yīng)引腳 5. 其它引腳 1. 數(shù)據(jù)和地址引腳 AD7～ AD0（ Address/Data） ? 地址 /數(shù)據(jù) 分時復(fù)用 引腳 ， 雙向 、 三態(tài) ? 在訪問存儲器或外設(shè)的總線操作周期中 ，這些引腳在第一個時鐘周期輸出存儲器或I/O端口的低 8位地址 A7～ A0 ? 其他時間用于傳送 8位數(shù)據(jù) D7～ D0 1. 數(shù)據(jù)和地址引腳 （續(xù) 1） A15～ A8（ Address） ? 中間 8位 地址引腳 ， 輸出 、 三態(tài) ? 這些引腳在訪問存儲器或外設(shè)時 ， 提供全部 20位地址中的中間 8位地址 A15～ A8 1. 數(shù)據(jù)和地址引腳 （續(xù) 2） A19/S6～ A16/S3（ Address/Status） ? 地址 /狀態(tài) 分時復(fù)用引腳 ， 輸出 、 三態(tài) ? 這些引腳在訪問存儲器的第一個時鐘周期輸出高 4位地址 A19～ A16 ? 在訪問外設(shè)的第一個時鐘周期全部輸出低電平無效 ? 其他時間輸出狀態(tài)信號 S6～ S3 2. 讀寫控制引腳 ALE（ Address Latch Enable） ? 地址鎖存允許 ， 輸出 、 三態(tài) 、 高電平有效 ? ALE引腳高有效時 ， 表示復(fù)用引腳：AD7～ AD0和 A19/S6～ A16/S3正在傳送地址信息 ? 由于地址信息在這些復(fù)用引腳上出現(xiàn)的時間很短暫 ， 所以系統(tǒng)可以利用 ALE引腳將地址鎖存起來 2. 讀寫控制引腳 （續(xù) 1） IO/M*（ Input and Output/Memory） ? I/O或存儲器訪問 ， 輸出 、 三態(tài) ? 該引腳輸出高電平時 ， 表示 CPU將訪問I/O端口 ， 這時地址總線 A15～ A0提供 16位I/O口地址 ? 該引腳輸出低電平時 ， 表示 CPU將訪問存儲器 ， 這時地址總線 A19～ A0提供 20位存儲器地址 2. 讀寫控制引腳 （續(xù) 2） WR*（ Write） ? 寫控制 ， 輸出 、 三態(tài) 、 低電平有效 ? 有效時 ， 表示 CPU正在寫出數(shù)據(jù)給存儲器或 I/O端口 RD*（ Read） ? 讀控制 ， 輸出 、 三態(tài) 、 低電平有效 ? 有效時 ， 表示 CPU正在從存儲器或 I/O端口讀入數(shù)據(jù) 2. 讀寫控制引腳 （續(xù) 3） ? IO/M*、 WR*和 RD*是最基本的控制信號 ? 組合 后 ， 控制 4種基本的總線周期 總線周期 IO/M* WR* RD* 存儲器讀 低 高 低 存儲器寫 低 低 高 I/O讀 高 高 低 I/O寫 高 低 高 2. 讀寫控制引腳 （續(xù) 4） READY
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1