微處理器外部特性-資料下載頁(yè)
2025-08-04 16:30本頁(yè)面
【正文】 操作數(shù)的指令都將引起 存儲(chǔ)器讀總線周期 ， 任何一條以存儲(chǔ)單元為目的操作數(shù)的指令都將引起 存儲(chǔ)器寫總線周期 ? 只有執(zhí)行 IN指令才出現(xiàn) I/O讀總線周期 ， 執(zhí)行 OUT指令才出現(xiàn) I/O寫總線周期 ? CPU響應(yīng)可屏蔽中斷時(shí)生成 中斷響應(yīng)總線周期 如何實(shí)現(xiàn) 同步 ？ 8088的總線時(shí)序 （續(xù) 4） ? 總線操作中如何實(shí)現(xiàn)時(shí)序同步是關(guān)鍵 ? CPU總線周期采用 同步時(shí)序 ： ? 各部件都以系統(tǒng)時(shí)鐘信號(hào)為基準(zhǔn) ? 當(dāng)相互不能配合時(shí) ， 快速部件 （ CPU） 插入等待狀態(tài)等待慢速部件 （ I/O和存儲(chǔ)器 ） ? CPU與外設(shè)接口常采用 異步時(shí)序 ， 它們通過應(yīng)答聯(lián)絡(luò)信號(hào)實(shí)現(xiàn)同步操作 最小組態(tài)的總線時(shí)序 本節(jié)展開微處理器最基本的 4種總線周期 存儲(chǔ)器讀總線周期 存儲(chǔ)器寫總線周期 I/O讀總線周期 I/O寫總線周期 存儲(chǔ)器寫總線周期 T4 T3 T2 T1 ALE CLK A19/S6～ A16/S3 A15～ A8 AD7～ AD0 A15～ A8 A7～ A0 輸出數(shù)據(jù) A19～ A16 S6～ S3 READY （高電平） IO/M* WR* T1狀態(tài) —— 輸出 20位存儲(chǔ)器地址 A19～ A0 IO/M*輸出低電平，表示存儲(chǔ)器操作； ALE輸出正脈沖，表示復(fù)用總線輸出地址 T2狀態(tài) —— 輸出控制信號(hào) WR*和數(shù)據(jù) D7～ D0 T3和 Tw狀態(tài) —— 檢測(cè)數(shù)據(jù)傳送是否能夠完成 T4狀態(tài) —— 完成數(shù)據(jù)傳送 I/O寫總線周期 T4 T3 T2 T1 ALE CLK A19/S6～ A16/S3 A15～ A8 AD7～ AD0 A15～ A8 A7～ A0 輸出數(shù)據(jù) 0000 S6～ S3 READY （高電平） IO/M* WR* T1狀態(tài) —— 輸出 16位 I/O地址 A15～ A0 IO/M*輸出高電平，表示 I/O操作； ALE輸出正脈沖，表示復(fù)用總線輸出地址 T2狀態(tài) —— 輸出控制信號(hào) WR*和數(shù)據(jù) D7～ D0 T3和 Tw狀態(tài) —— 檢測(cè)數(shù)據(jù)傳送是否能夠完成 T4狀態(tài) —— 完成數(shù)據(jù)傳送 存儲(chǔ)器讀總線周期 T4 T3 T2 T1 ALE CLK A19/S6～ A16/S3 A15～ A8 AD7～ AD0 A15～ A8 A7～ A0 輸入數(shù)據(jù) A19～ A16 S6～ S3 READY （高電平） IO/M* RD* T1狀態(tài) —— 輸出 20位存儲(chǔ)器地址 A19～ A0 IO/M*輸出低電平，表示存儲(chǔ)器操作； ALE輸出正脈沖，表示復(fù)用總線輸出地址 T2狀態(tài) —— 輸出控制信號(hào) RD* T3和 Tw狀態(tài) —— 檢測(cè)數(shù)據(jù)傳送是否能夠完成 T4狀態(tài) —— 前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送 演示 I/O讀總線周期 T4 T3 T2 T1 ALE CLK A19/S6～ A16/S3 A15～ A8 AD7～ AD0 A15～ A8 A7～ A0 輸入數(shù)據(jù) S6～ S3 READY （高電平） IO/M* RD* 0000 T1狀態(tài) —— 輸出 16位 I/O地址 A15～ A0 IO/M*輸出高電平，表示 I/O操作； ALE輸出正脈沖，表示復(fù)用總線輸出地址 T2狀態(tài) —— 輸出控制信號(hào) RD* T3和 Tw狀態(tài) —— 檢測(cè)數(shù)據(jù)傳送是否能夠完成 T4狀態(tài) —— 前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送 插入等待狀態(tài) Tw ? 同步時(shí)序通過插入等待狀態(tài) ， 來使速度差別較大的兩部分保持同步 ? 在 讀寫總線周期中 ， 判斷是否插入 Tw 1. 在 T3的前沿檢測(cè) READY引腳是否有效 2. 如果 READY無效 ， 在 T3和 T4之間插入一個(gè)等效于 T3的 Tw ， 轉(zhuǎn) 1 3. 如果 READY有效 ， 執(zhí)行完該 T狀態(tài) ， 進(jìn)入T4狀態(tài) 演示 最大組態(tài)的寫總線時(shí)序 111 110 T4 T3 T2 T1 A15～ A8 A19～A16 S6～ S3 由 8288 產(chǎn)生 ALE S2*～ S0* CLK A19/S6～ A16/S3 A15～ A8 DEN 寫命令 AD7～ AD0 A7～ A0 輸出數(shù)據(jù) DT/R* AMWTC* MWTC* 最大組態(tài)的讀總線時(shí)序 111 101 A15～ A8 A19～ A16 S6～ S3 ALE S2*～ S0* CLK A19/S6～ A16/S3 A15～ A8 DEN 由 8288 產(chǎn)生 輸入數(shù)據(jù) A7～ A0 AD7～ AD0 T4 T3 T2 T1 DT/R* MRDC* 第 4章教學(xué)要求 1. 了解 8088的兩種組態(tài)形式； 2. 掌握最小組態(tài)下的引腳定義 、 總線形成和總線時(shí)序； 3. 了解最大組態(tài)下的引腳定義 、 總線形成和總線時(shí)序 。 習(xí)題 4（ 第 117 頁(yè) ） ——
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1