【正文】 R8(v5) R8 R8_fiq R9(SB,v6) R9 R9_fiq R10(SL,v7) R10 R10_fiq R11(FP,v8) R11 R11_fiq R12(IP) R12 R12_fiq R13(SP) R13 R13_svc R13_abt R13_und R13_irq R13_fiq R14(LR) R14 R14_svc R14_abt R14_und R14_irq R14_fiq R15(PC) R15 狀態(tài)寄存器 CPSR CPSR SPSR 無 SPSR_abt SPSR_abt SPSR_und SPSR_irq SPSR_fiq 一般的通用寄存器 寄存器 R1 R14分別有 6個分組的物理寄存器。一個用于用戶和系統(tǒng)模式，其余 5個分別用于 5種異常模式。 R14_fiq R14_irq R14_und R14_abt R14_svc R14 R13_fiq R13_irq R13_und R13_abt R13_svc R13 75 寄存器類別 寄存器在匯編中的名稱 各模式下實際訪問的寄存器 用戶 系統(tǒng) 管理 中止 未定義 中斷 快中斷 通用寄存器和程序計數(shù)器 R0(a1) R0 R1(a2) R1 R2(a3) R2 R3(a4) R3 R4(v1) R4 R5(v2) R5 R6(v3) R6 R7(v4) R7 R8(v5) R8 R8_fiq R9(SB,v6) R9 R9_fiq R10(SL,v7) R10 R10_fiq R11(FP,v8) R11 R11_fiq R12(IP) R12 R12_fiq R13(SP) R13 R13_svc R13_abt R13_und R13_irq R13_fiq R14(LR) R14 R14_svc R14_abt R14_und R14_irq R14_fiq R15(PC) R15 狀態(tài)寄存器 CPSR CPSR SPSR 無 SPSR_abt SPSR_abt SPSR_und SPSR_irq SPSR_fiq 堆棧指針寄存器 R13（ SP） 寄存器 R13常作為 堆棧指針（ SP）。在 ARM指令集當中，沒有以特殊方式使用 R13的指令或其它功能，只是習慣上都這樣使用。但是在 Thumb指令集中存在使用R13的指令。 76 寄存器類別 寄存器在匯編中的名稱 各模式下實際訪問的寄存器 用戶 系統(tǒng) 管理 中止 未定義 中斷 快中斷 通用寄存器和程序計數(shù)器 R0(a1) R0 R1(a2) R1 R2(a3) R2 R3(a4) R3 R4(v1) R4 R5(v2) R5 R6(v3) R6 R7(v4) R7 R8(v5) R8 R8_fiq R9(SB,v6) R9 R9_fiq R10(SL,v7) R10 R10_fiq R11(FP,v8) R11 R11_fiq R12(IP) R12 R12_fiq R13(SP) R13 R13_svc R13_abt R13_und R13_irq R13_fiq R14(LR) R14 R14_svc R14_abt R14_und R14_irq R14_fiq R15(PC) R15 狀態(tài)寄存器 CPSR CPSR SPSR 無 SPSR_abt SPSR_abt SPSR_und SPSR_irq SPSR_fiq 鏈接寄存器 R14（ LR） R14為 鏈接寄存器 （ LR），在結構上有兩個特殊功能： ?在每種模式下，模式自身的 R14版本用于保存子程序返回地址； ?當發(fā)生異常時，將 R14對應的異常模式版本設置為異常返回地址（有些異常有一個小的固定偏移量）。 77 Lable 程序 A 程序 B R14 內部寄存器 ? R14（ LR）寄存器與子程序調用 BL Lable 地址 A ??? MOV PC,LR R14(地址 A) ??? A執(zhí)行過程中調用程序 B； 操作流程 Lable，執(zhí)行程序 B。同時硬件將 “ BL Lable”指令的下一條指令所在地址存入 R14（ LR）； B執(zhí)行最后，將 R14寄存器的內容放入 PC，返回程序 A； 78 內部寄存器 ? R14寄存器 與異常發(fā)生 異常發(fā)生時，程序要跳轉至異常服務程序，對返回地址的處理與子程序調用類似，都是由硬件完成的。區(qū)別在于有些異常有一個小常量的偏移。 79 內部寄存器 ? R14寄存器注意要點 當發(fā)生異常嵌套時，這些異常之間可能會發(fā)生沖突。 例如：如果用戶在用戶模式下執(zhí)行程序時發(fā)生了 IRQ中斷，用戶模式寄存器不會被破壞。但是如果允許在 IRQ模式下的中斷處理程序重新使能IRQ中斷，并且發(fā)生了嵌套的 IRQ中斷時，外部中斷處理程序保存在 R14_irq中的任何值都將被嵌套中斷的返回地址所覆蓋。 80 內部寄存器 ? R14寄存器注意要點 R14 R14_irq 用戶模式下的程序 IRQ模式下的程序 A a return B ... X A 地址 A 地址 A 下的程序； IRQ中斷，硬件將某個地址存入 IRQ模式下的 R14_irq寄存器， 用戶模式下的 R14沒有被破壞 ； 3. IRQ服務程序 A執(zhí)行完畢，將 R14_irq寄存器的內容減去某個常量后存入 PC，返回之前被中斷的程序； 未被破壞 R14_irq 81 內部寄存器 ? R14寄存器注意要點 R14 R14_irq 用戶模式下的程序 IRQ模式下的程序 A a B ... X A 地址 A 地址 A 下的程序； IRQ中斷，硬件將某個地址存入 IRQ模式下的 R14_irq寄存器， 用戶模式下的 R14沒有被破壞 ； 3. IRQ服務程序 A執(zhí)行完畢，將 R14_irq寄存器的內容減去某個常量后存入 PC，返回之前被中斷的程序； 未被破壞 IRQ模式下的程序 B a return B ... X A 地址 B 地址 B4. 如果在 IRQ處理程序中打開 IRQ中斷，并且再次發(fā)生 IRQ中斷； 5. 硬件將返回地址保存在R14_irq寄存器中， 原來保存的返回地址將被覆蓋，造成錯誤 ； R14_irq 被破壞 6. 在程序 B返回到程序 A，然后在返回到用戶模式下被中斷的程序時，發(fā)生錯誤，將不能正確返回； return 解決辦法是確保 R14的對應版本在發(fā)生中斷嵌套時不再保存任何有意義的值（將 R14入棧），或者切換到其它處理器模式下。 82 ? 當處理器執(zhí)行在 ARM狀態(tài) : ? 所有指令 32 bits 寬 ? 所有指令必須 word 對齊 ? 所以 pc值由 bits [31:2]決定 , bits [1:0] 未定義 (所以指令不能 halfword / byte對齊 ). ? 當處理器執(zhí)行在 Thumb狀態(tài) : ? 所有指令 16 bits 寬 ? 所有指令必須 halfword 對齊 ? 所以 pc值由 bits [31:1]決定 , bits [0] 未定義 (所以指令不能 byte對齊 ). ? 當處理器執(zhí)行在 Jazelle狀態(tài) : ? 所有指令 8 bits 寬 ? 處理器執(zhí)行 word 存取一次取 4條指令 程序指針 PC (r15) 83 寄存器類別 寄存器在匯編中的名稱 各模式下實際訪問的寄存器 用戶 系統(tǒng) 管理 中止 未定義 中斷 快中斷 通用寄存器和程序計數(shù)器 R0(a1) R0 R1(a2) R1 R2(a3) R2 R3(a4) R3 R4(v1) R4 R5(v2) R5 R6(v3) R6 R7(v4) R7 R8(v5) R8 R8_fiq R9(SB,v6) R9 R9_fiq R10(SL,v7) R10 R10_fiq R11(FP,v8) R11 R11_fiq R12(IP) R12 R12_fiq R13(SP) R13 R13_svc R13_abt R13_und R13_irq R13_fiq R14(LR) R14 R14_svc R14_abt R14_und R14_irq R14_fiq R15(PC) R15 狀態(tài)寄存器 CPSR CPSR SPSR 無 SPSR_abt SPSR_abt SPSR_und SPSR_irq SPSR_fiq 程序計數(shù)器 R15（ PC） 寄存器 R15為 程序計數(shù)器 （ PC），它指向正在取指的地址?？梢哉J為它是一個通用寄存器，但是對于它的使用有許多與指令相關的限制或特殊情況。如果 R15使用的方式超出了這些限制，那么結果將是不可預測的。 84 內部寄存器 ? 讀 R15的限制 正常操作時，從 R15讀取的值是處理器正在取指的地址，即當前正在執(zhí)行指令的地址加上 8個字節(jié)（兩條 ARM指令的長度）。由于 ARM指令總是以字為單位，所以 R15寄存器的最低兩位總是為 0。 LDR R0,PC ??? ??? PC PC4 PC8 正在執(zhí)行 正在譯碼 正在取指 流水線狀態(tài) 地址 程序代碼 85 內部寄存器 ? 讀 R15的限制 當使用 STR或 STM指令保存 R15時，會有一個例外。這些指令可能將當前指令地址加 8字節(jié)或加 12字節(jié)保存（將來可能還有其它數(shù)字）。偏移量是 8還是 12取決于具體的 ARM芯片，但是對于一個確定的芯片，這個值是一個常量。所以最好避免使用 STR和 STM指令來保存 R15，如果很難做到，那么應當在程序中計算出該芯片的偏移量。 86 內部寄存器 ? 寫 R15的限制 正常操作時，寫入 R15 的值被當作一個指令地址，程序從這個地址處繼續(xù)執(zhí)行（相當于執(zhí)行一次無條件跳轉）。 87 內部寄存器 ? 寫 R15的限制 由于 ARM指令以字節(jié)為邊界，因此寫入 R15的值最低兩位通常為 0b00。具體的規(guī)則取決于內核結構的版本： ?在 ARM結構 V3版及以下版本中，寫入 R15的值的最低兩位被忽略，因此跳轉地址由指令的實際目標地址（寫入 R15的值）和 0xFFFFFFFC相與得到； ?在 ARM結構 V4版及以上版本中，寫入 R15的值的最低兩位為 0，如果不是，結果將不可預測。 88 程序狀態(tài)寄存器 1 ? ARM7TDMI 包含當前程序狀態(tài)寄存器 (CPSR), 加上 5個程序狀態(tài)保存寄存器 SPSR，當異常發(fā)生時，用于保存CPSR的狀態(tài) ? 這些寄存器的功能是 : ?保存 ALU當前操作信息 ?控制允許和禁止中斷 ?設置處理器操作模式 89 程序狀態(tài)寄存器 2 ? N, Z, C and V 條件碼標志 ? 可以在處理器中作為數(shù)學和邏輯操作改變 ? 可以被所有的指令測試，以決定指令是否被執(zhí)行 ? N : Negative. Z : Zero. C : Carry. V : oVerflow ? I and F 位是中斷禁止位 ? M0, M1, M2, M3 and M4 位是模式位 90 程序狀態(tài)寄存器 ? 條件位： ? N = 1結果為負 ,0結果為正或 0 ? Z = 1結果為 0,0結果不為 0 ? C =1進位， 0借位 ? V =1結果溢出， 0結果沒溢出 ? Q 位： ? 僅 ARM 5TE/J架構支持 ? 指示增強型 DSP指令是否溢出 ? J 位 ? 僅 ARM 5TE/J架構支持 ? J = 1: 處理器處于 Jazelle狀態(tài) ? 中斷禁止位： ? I = 1: 禁止 IRQ. ? F = 1: 禁止 FIQ. ? T Bit ? 僅 ARM xT架構支持 ? T = 0: 處理器處于 ARM 狀態(tài) ? T = 1: 處理器處于 Thumb 狀態(tài) ? Mode位 (處理器模式位 ): ? 0b10000 User ? 0b10001 FIQ ? 0b10010 IRQ ? 0b10011 Supervisor ? 0b10111 Abort ? 0b11011 Undefined ? 0b11111 System 27 31 N Z C V Q 28 6 7 I F T mode 16 23 8 15 5 4 0 24 f s