arm處理器內(nèi)核-資料下載頁
2025-10-09 05:01本頁面
【導(dǎo)讀】ARM7TDMI處理器內(nèi)核系列。T-Thumb架構(gòu)擴(kuò)展,提供兩個(gè)獨(dú)立的指令集：。Thumb指令，均為16位。兩種運(yùn)行狀態(tài)，用來選擇哪個(gè)指令集被執(zhí)行。D-內(nèi)核具有Debug擴(kuò)展結(jié)構(gòu)。M-增強(qiáng)乘法器支持64位結(jié)果.I-EmbeddedICE-RT邏輯---提供片上斷點(diǎn)和調(diào)試點(diǎn)支持。為增加處理器指令流的速度，ARM7系列使用3級流水線.允許多個(gè)操作同時(shí)處理，比逐條指令執(zhí)行要快。PC指向正被取指的指令，而非正在執(zhí)行的指令。該例中用6個(gè)時(shí)鐘周期執(zhí)行了6條指令。IRQ中斷的反應(yīng)時(shí)間最小=7周期。存儲器訪問必須始終適當(dāng)?shù)乇３值刂穼R。非對齊地址將產(chǎn)生不可預(yù)測的/未定義的結(jié)果。用‘DataAbort’異常來檢測無效的非對齊數(shù)據(jù)存取。擴(kuò)展邏輯要求，或使用MMU在720T,920T,926E-S,1020E. 謹(jǐn)防指令讀取時(shí)出現(xiàn)非對齊。非對齊數(shù)據(jù)存取能夠完成,但不是用LDR. 使用LDRB,STRB傳遞字節(jié)，或使用LDM加移位/屏蔽
【正文】 36 TM 36 52v07 ARM普通處理器內(nèi)核 ARM10E 系列概述 ? ARM1020E ? v5TE架構(gòu) ? CPI ? ? 6 級流水線 ? 靜態(tài)分支預(yù)測 ? 32kB 指令 cache和 32kB數(shù)據(jù) cache ? 支持“ Hit under miss” ? 非阻塞的執(zhí)行單元 ? 每周期 64 位的 LDM / STM操作 ? EmbeddedICE邏輯 RTII ? 支持新的 VFPv1 結(jié)構(gòu) ? ARM1022E ? 同上，除了 cache大小為 16kB ? 對 SUDL(single user design license )有效 37 TM 37 52v07 ARM普通處理器內(nèi)核 ARM10 與 ARM9的流水線對比 指令 取指 移位 + ALU 寄存器 寫 寄存器 讀 寄存器 譯碼 FETCH DECODE EXECUTE MEMORY WRITE ARM9TDMI ARM 或 Thumb 指令解碼 ARM10 指令地址 生成 移位 + ALU 數(shù)據(jù) Cache 接口 寄存器 寫 FETCH DECODE EXECUTE MEMORY WRITE 寄存器 讀 + 結(jié)果 前向遷移 + 記分板 乘法 乘 加 協(xié)處理器 數(shù)據(jù)接口 分支 預(yù)測 指令 取指 ISSUE 寄存器 訪問 數(shù)據(jù) + 分支地址 生成 ARM 或 Thumb 指令解碼 協(xié)處理器 指令發(fā)出 38 TM 38 52v07 ARM普通處理器內(nèi)核 ARM10 整數(shù)單元數(shù)據(jù)通道 寄存器 Bank PSR 乘法器 移位器 ALU B A Imm B A 結(jié)果 CLZ 寫端口 PC 數(shù)據(jù)裝載 39 TM 39 52v07 ARM普通處理器內(nèi)核 周期 Operation LDR A ? B ? C ADD A ? B 1 2 3 4 5 6 7 MUL A F Fetch I Issue D Decode E Execute M – Memory Wb Writeback Wl Write to register using load port 順序代碼的執(zhí)行 開始于 64位的對齊地址 Address 0x07334 0x0732C 0x07330 SUB B ? C 0x07328 ADD A ? C 0x07324 ADD B 0x07320 Fetch to Buffer 8 9 M Wl D Wb D D Wb D Wb F D Wb D E E E E E E F F F F F I I I I I I 40 TM 40 52v07 ARM普通處理器內(nèi)核 ARM1026EJS 概述 ? Jazelle狀態(tài)允許直接執(zhí)行 Java 8位碼 ? ARM1026EJS ? ARM10EJS 內(nèi)核 ? 可配置的 cache和 TCM ? 支持 MMU 和 MPU ? 兩個(gè) 64位 AHB 總線接口 (多層 ) 41 TM 41 52v07 ARM普通處理器內(nèi)核 議程 ARM7TDMI 處理器內(nèi)核系列 ARM9TDMI 處理器內(nèi)核系列 ARM10E處理器內(nèi)核系列 ? 其他處理器 42 TM 42 52v07 ARM普通處理器內(nèi)核 Intel174。 StrongARM 概述 ? ARM V4 架構(gòu) (無 Thumb 支持 ) ? 5級流水線，降低跳轉(zhuǎn)損耗 stage pipeline, reduced branch penalty ? 改進(jìn)的乘法器（典型地比 ARM9TDMI 快 2個(gè)周期） ? 不支持 MultiICE 調(diào)試 (JTAG 限制在連通性測試 ) ? 無外部協(xié)處理器接口 ? SA110: ? 16K 指令和數(shù)據(jù) caches, 8 x 16 字節(jié)寫緩沖 . ? SA1100/1110: ? 片上外設(shè)，存儲器控制器 ? 更小的 cache 容量 ? PID (進(jìn)程標(biāo)識符 )寄存器 ? 指令斷點(diǎn)，通過 CP15 43 TM 43 52v07 ARM普通處理器內(nèi)核 Intel174。 XScale? 概述 ? V5TE 兼容架構(gòu) ? 78級流水線帶統(tǒng)計(jì)分支預(yù)測 ? 32k的數(shù)據(jù)和指令 Cache, 外加 2k的數(shù)據(jù) Minicache ? 8口寫緩沖， 4口填充和追加緩沖 ? 完整的 32位協(xié)處理器接口 ? 調(diào)試和性能監(jiān)控邏輯（通過 CP14 ） ? 乘 加模塊（作為 CP0 ） ? 可配置的內(nèi)核時(shí)鐘速度 100733MHz ， 來自 3366MHz 輸入時(shí)鐘 ? 異步輸入總線時(shí)鐘可到 100 MHz （ 最大總線內(nèi)核時(shí)鐘的 1/3 ） ? 舉例： XScale 80200: ? 中斷控制器 (implemented as CP13) ? ECC 存儲器保護(hù)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1