【正文】 4條指令重疊執(zhí)行 取指 1 計(jì)算地址 1 取操作數(shù) 1 計(jì)算存結(jié)果 1 取指 2 計(jì)算地址 2 取操作數(shù) 2 計(jì)算存結(jié)果 2 取指 3 計(jì)算地址 3 取操作數(shù) 3 計(jì)算存結(jié)果 3 取指 4 計(jì)算地址 4 取操作數(shù) 4 計(jì)算存結(jié)果 4 ?如果每個(gè)部件完成操作所需的時(shí)間為 T，每條指令執(zhí)行的時(shí)間為 2T。因此，每隔 T時(shí)間就能到一條指令的處理結(jié)果。相當(dāng)于 處理器的速度提高一倍。 ?4條指令重疊執(zhí)行時(shí)，將一條指令分為 4段。若每段的執(zhí)行時(shí)間為 t,執(zhí)行一條指令的時(shí)間為 4t，每隔 t時(shí)間就能得到一條指令的處理結(jié)果， 平均處理速度提高 4倍。 ?在多段流水線中，開始流水線為空，最高的處理速率要在 流水線裝滿的條件 下才能達(dá)到。 流水線技術(shù) 流水線技術(shù) ● 計(jì)算機(jī)的并行處理技術(shù)主要有三種形式： 時(shí)間并行；空間并行；時(shí)間并行 +空間并行。 流水線工作原理 ● 流水線技術(shù)： 計(jì)算機(jī)中的流水線技術(shù)與工廠中的流水裝配線類似。 ①將執(zhí)行一條指令需完成的操作分成若干子操作； ②每個(gè)子操作由專門部件完成； ③各子操作并行工作。由于子操作并行工作，提高了計(jì)算 機(jī)的執(zhí)行速度。 （注意 :完成一條指令所需要的時(shí)間并沒有變。） 流水線技術(shù) 流水線技術(shù) ● 計(jì)算機(jī)的并行處理技術(shù)主要有三種形式： 流水線工作原理 時(shí)間并行 指時(shí)間重疊，即多個(gè)處理過程在時(shí)間上相互錯(cuò)開，輪流重疊地使用同一套硬件設(shè)備的各個(gè)部分，以加快硬件周轉(zhuǎn)而贏得速度。 空間并行 指資源重復(fù)，在并行性概念中引入空間因素，以 “ 數(shù)量取勝 ” 為原則來大幅度提高計(jì)算機(jī)的處理速度。 時(shí)間并行 +空間并行 指時(shí)間重疊和資源重復(fù)的綜合應(yīng)用，既采用時(shí)間并行性又采用空間并行性。 流水線技術(shù) ● 非流水線時(shí)空?qǐng)D 流水線工作原理 空間 S I1 I2 WB I1 I2 EX I1 I2 ID I1 I2 IF I1 I2 時(shí)間 T 1 2 3 4 5 6 7 8 流水線技術(shù) 若指令周期包含四個(gè)子過程：取指令 (IF)、指令譯碼 (ID)、執(zhí)行運(yùn)算(EX)、結(jié)果回寫 (WB)，每個(gè)子過程稱為過程段 (Si)，其執(zhí)行過程如下： 其中下標(biāo) 1表示第 1條指令，下標(biāo) 2表示第 2條指令?？梢钥闯?，程序是按指令的順序執(zhí)行完一條再執(zhí)行下一條的。 未采用流水線技術(shù)的計(jì)算機(jī)中，執(zhí)行程序是按順序的方式進(jìn)行的，即程序中各條機(jī)器指令是按順序串行執(zhí)行的。 1 2 3 4 5 6 7 8 空間 S I1 I5 WB I1 I5 EX I1 I5 ID I1 I4 I5 IF I1 I5 時(shí)間 T I2 I3 I4 I2 I3 I2 I3 I4 I2 I3 I4 I2 I3 I4 ● 流水線工作原理 流水線技術(shù) 流水線時(shí)空?qǐng)D 流水線相關(guān)問題 流水線技術(shù) 流水線要保證高效運(yùn)行 ， 就需要流水充滿 。 由于 程序編譯原因 或者 存儲(chǔ)器無法連續(xù)提供流動(dòng)所需的指令和數(shù)據(jù) 時(shí) ，會(huì)出現(xiàn)流水線不能連續(xù)工作 。 [例如 ] 4級(jí)流水線中 ， 如果第 2條指令的操作數(shù)地址是第 1條指令的處理結(jié)果 ， 那么第 2條指令的取操作數(shù)比須等待 t時(shí)間才能進(jìn)行 。 否則取得的結(jié)果是錯(cuò)誤的 ， 這種情況稱為數(shù)據(jù)相關(guān) 。 取指 1 計(jì)算地址 1 取操作數(shù) 1 計(jì)算存結(jié)果 1 取指 2 計(jì)算地址 2 取操作數(shù) 2 計(jì)算存結(jié)果 2 取指 3 計(jì)算地址 3 取操作數(shù) 3 計(jì)算存結(jié)果 3 根據(jù)數(shù)據(jù)存放在寄存器中還是存儲(chǔ)器中 ， 稱為 寄存器數(shù)據(jù)相關(guān) 或 存儲(chǔ)器數(shù)據(jù)相關(guān) 。 ?為解決這一問題 ， 設(shè)置相關(guān)的專用通路 。 當(dāng)發(fā)生數(shù)據(jù)相關(guān)時(shí) ， 指令 2的取操作數(shù)不去存儲(chǔ)器中去操作數(shù) ， 而是直接通過專用通路得到操作數(shù) 。 取指 1 計(jì)算地址 1 取操作數(shù) 1 計(jì)算存結(jié)果 1 取指 2 計(jì)算地址 2 取操作數(shù) 2 計(jì)算存結(jié)果 2 ?數(shù)據(jù)不相關(guān) 時(shí) ， 仍去寄存器或存儲(chǔ)器中取操作數(shù) ， 增加了控制的復(fù)雜性 。 ?由于計(jì)算機(jī)中的指令較為復(fù)雜 ， 條件各異 ， 執(zhí)行時(shí)間和流水級(jí)數(shù)不同 ， 相關(guān)情況各異 ， 不可避免的條件產(chǎn)生的流水線不能連續(xù)的情況 ， 稱為 流水線阻塞 或 產(chǎn)生 “ 空泡 ” 。 流水線相關(guān)問題 ● 兩級(jí)流水線不會(huì)有數(shù)據(jù)相關(guān)問題。 流水線技術(shù) 流水線相關(guān)問題 定義： 資源相關(guān)是指多條指令進(jìn)入流水線后在同一機(jī)器時(shí)鐘周期內(nèi)爭(zhēng)用同一個(gè)功能部件所發(fā)生的沖突。 解決辦法 （ 1）發(fā)生沖突的指令延遲一個(gè)時(shí)鐘周期后再啟動(dòng)； （ 2）增設(shè)一個(gè)存儲(chǔ)器，存儲(chǔ)相應(yīng)指令和數(shù)據(jù)。 ● 資源相關(guān) 流水線技術(shù) 流水線相關(guān)問題 流水線技術(shù) ● 數(shù)據(jù)相關(guān) 定義： 在一個(gè)程序中，如果必須等前一條指令執(zhí)行完畢后，才能執(zhí)行后一條指令，那么這兩條指令就是數(shù)據(jù)相關(guān)的。 解決辦法 ?后推法 ：暫停后繼的指令輸入，等待 3個(gè)時(shí)鐘周期后，當(dāng)相應(yīng)指令完成寫入后再繼續(xù)執(zhí)行； ?設(shè)置相關(guān)的專用通路： 在運(yùn)算部件中設(shè)置一些數(shù)據(jù)寄存區(qū)及一些專用通路，使前條指令的運(yùn)算結(jié)果，通過專用通路直接送入后繼的運(yùn)算部件； ?改變流水的順序 ：當(dāng)多條指令產(chǎn)生數(shù)據(jù)相關(guān)時(shí)，可以不停止流水，而是將后續(xù)不產(chǎn)生數(shù)據(jù)相關(guān)的指令提前執(zhí)行。 ● 定義： 控制相關(guān)沖突是由轉(zhuǎn)移指令引起的。 解決方法 (1)與數(shù)據(jù)相關(guān)問題解決方法相同，采用后推法； (2)分枝預(yù)測(cè)法。 流水線相關(guān)問題 流水線技術(shù) 控制相關(guān) 流水的實(shí)現(xiàn)與控制 流水線技術(shù) ● 分枝（ branch）是指程序運(yùn)行時(shí)需要改變的節(jié)點(diǎn)。 ● 分枝預(yù)測(cè)法是用硬件方法來實(shí)現(xiàn)，依據(jù)指令過去的行為來預(yù)測(cè)將來的行為。 ● 分枝預(yù)測(cè)和推測(cè)執(zhí)行是 CPU動(dòng)態(tài)執(zhí)行技術(shù)中的主要內(nèi)容，動(dòng)態(tài)執(zhí)行是目前 CPU主要采用的先進(jìn)技術(shù)之一。 ● 第 2章 微處理器 ● —— 重要知識(shí)點(diǎn) 小結(jié) 8086的結(jié)構(gòu)特點(diǎn) ● CPU ● 寄存器組 ● 外部引腳及功能 8086CPU的工作時(shí)序 ● 基本時(shí)序 ● 最小模式 最大模式 80x86微處理器及其發(fā)展 80286微處理器 80386微處理器 80486微處理器 Pentium微處理器 流水線技術(shù) ● 流水線工作原理 ● 流水線相關(guān)問題 ● 流水的實(shí)現(xiàn)與控制 作業(yè) P391,2,4 典型的總線周期 RQ/GT0 RQ/GT1 TEST NMI INTA S0 S0 S0 READY READY RESET MN / MX 控制總線 地址總線 A19～ A0 數(shù)據(jù)總線 D15～ D0 BHE A19～ A16 AD15 ～ AD 0 DT / R DEN 8086 CPU STB 8282 OE T OE 8286 8284A 系統(tǒng)總線 S0 CLK S1 MROC S2 MWTC DEN IORC DT/R IOWC ALE INTA 8288 BHE CLK 最大模式 最大模式總線形成