典型微處理器ppt課件-在線瀏覽
2025-06-23 06:39本頁面
【正文】 1 403 384 375 366 357 348 339 3210 3111 3012 2913 2814 2715 2616 2517 2418 2319 2220 21AD 14 AD 11 AD 10 AD 9 AD 8 AD 7 AD 6 AD 5 AD 4 AD 3 AD 2 AD 1 AD 0 RDMN / MXHO L D ( RQ / GT0)BHE / S 76AA 17 / S 4A18/ S5/ SA 16 / S 3AD 15 ）V CC （ + 5 VM / IO ( S 2 )WR ( L OCK )HLDA ( RQ / GT1)DT / R ( S 1 )DEN ( S 0 )ALE ( QS 0 ) AD12 13 AD 圖 24 8086CPU引腳圖 第 2章 13 理解和運(yùn)用 8086CPU引腳時要注意以下幾個方面： （ 1）每個引腳只傳送一種特定信號； （ 2）一個引腳電平高低代表不同傳遞信號； （ 3） CPU工作于最小、最大不同模式時引腳有不同名稱和定義； （ 4）分時復(fù)用引腳； （ 5）特定引腳輸入和輸出信號分別傳送不同信息。 ?存放數(shù)據(jù)以字節(jié)為單位；存放數(shù)據(jù)為一個字時將每個字低字節(jié)存放在低地址，高字節(jié)存放在高地址，以低地址作為該字訪問地址。規(guī)則字的存取可在一個總線周期內(nèi)完成，非規(guī)則字的存取需要兩個總線周期。 ? 低位庫固定與 CPU低位字節(jié)數(shù)據(jù)線 D7~D0相連，稱低字節(jié)存儲體，該存儲體中每個地址均為偶地址； ? 高位庫與 CPU高位字節(jié)數(shù)據(jù)線 D15~D8相連，稱高字節(jié)存儲體，該存儲體中每個地址均為奇地址。奇地址存儲體的片選端受控于信號 ，偶地址存儲體的片選端受控于地址線 A0。 由于 CPU內(nèi)所有寄存器都只有 16位 ，只能尋址 64KB。 CPU允許各邏輯段在整個存儲空間中浮動 ，可緊密相連 ， 也可相互重疊 ， 還可分開一段距離 ， 如圖 27所示 。 （ 2）偏移地址：描述要尋址的內(nèi)存單元距本段段首的偏移量。表示形式為 “ 段地址：偏移地址 ” 。 第 2章 20 邏輯地址到物理地址的轉(zhuǎn)換由 BIU中 20位的地址加法器自動完成。 （ 2） B0000H～ B0FFFH（ 4KB） )：單色顯示器的視頻緩沖區(qū)。 （ 4） FFFF0H～ FFFFFH（ 16B）：系統(tǒng)復(fù)位啟動。 CPU訪問存儲器的指令和各種尋址方式都可用于尋址 I/O端口 。 端口地址空間獨立 ，控制電路和地址譯碼電路較簡單 ， 輸入 /輸出指令類別少 ， 一般只進(jìn)行傳送操作 。 “ 總線周期 ” 是指 CPU與存儲器或 I/O設(shè)備每傳送 1個字節(jié)或字?jǐn)?shù)據(jù)所需時間。 ?“ 時鐘周期 ” 是 CP
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1