第3章微處理器-在線瀏覽
2024-12-15 08:10本頁(yè)面
【正文】 取指令 1 執(zhí)行 1 取指令 2 執(zhí)行 2 CPU BUS 忙 碌 忙 碌 取指令 3 執(zhí)行 3 忙 碌 空閑 空閑 空閑 t1 t0 t2 t3 t4 t5 ?6個(gè)周期執(zhí)行了 3條指令 9 并行工作方式 ? 8086CPU采用并行工作方式 取指令 1 取指令 2 取指令 3 取指令 4 執(zhí)行 1 執(zhí)行 2 執(zhí)行 3 BUS 忙碌 執(zhí)行 4 CPU t1 t0 t2 t3 t4 t5 取指令 5 執(zhí)行 5 忙碌 忙碌 忙碌 忙碌 忙碌 ?6個(gè)周期執(zhí)行了 5條指令 10 并行操作的前提 ? 取指令部件和指令執(zhí)行部件要能夠并行工作； ? 各部件執(zhí)行時(shí)間基本相同，否則需再細(xì)分； ? 取指令部件取出的指令要能暫存在 CPU內(nèi)部某個(gè)地方； ? 指令執(zhí)行部件在需要時(shí)總能立即獲得暫存的指令； ? 需要解決轉(zhuǎn)移指令問題。 ? 支持多處理器系統(tǒng)： 8087 FPU 執(zhí)行部件 取指部件 13 8086 CPU的兩種工作模式 ? 8086可工作于兩種模式下，即： 最小模式和最大模式。存儲(chǔ)器和 I/O控制信號(hào)全部由 CPU產(chǎn)生。 CPU的部分信號(hào)線被用作 8087的控制，因此需要由 8288總線控制器來產(chǎn)生這些控制信號(hào)。 14 最小模式下的連接示意圖 8086 CPU ? ? 控制總線 數(shù)據(jù)總線 地址總線 地址 鎖存器 數(shù)據(jù)總線 緩沖器 ALE 時(shí)鐘發(fā) 生 器 8284A 地址 /數(shù)據(jù) 8286 8282 Vcc MN/MX DEN DT/R 15 最大模式下的連接示意圖 8088 CPU 數(shù)據(jù)總線 地址總線 地址 鎖存器 數(shù)據(jù)總線緩沖器 時(shí)鐘發(fā) 生 器 總 線 控制器 控制總線 8284A 8288 ALE CLK MN/MX 8282 8286 GND 16 8288總線控制器 ? 最大模式下， 8288總線控制器產(chǎn)生某些 CPU不再提供的控制信號(hào)。 20 最小模式下的主要引線 地址總線、數(shù)據(jù)總線： ? AD15～ AD0： 三態(tài) ? 地址 /數(shù)據(jù)復(fù)用引腳。 ? 傳送地址時(shí)為輸出，傳送數(shù)據(jù)時(shí)為雙向。 ALE=1時(shí)作為地址線A19～ A16， ALE=0時(shí)作為控制信號(hào)。 ? RD： 輸出，三態(tài) ? 讀信號(hào)，表示 CPU正在從總線上讀來自于 MEM或 I/O設(shè)備的數(shù)據(jù)。 22 最小模式下的主要引線 ? DEN： 輸出，三態(tài) ? 數(shù)據(jù)總線允許信號(hào)。 ? DT/R：輸出，三態(tài) ? 表明 CPU正在傳送還是接收數(shù)據(jù)，用來作為外部數(shù)據(jù)總線緩沖器的方向控制； ? ALE：輸出 ? 地址鎖存允許信號(hào)，表示地址 /數(shù)據(jù)總線上傳輸?shù)氖堑刂沸盘?hào)。在讀 /寫操作期間允許 高 8位數(shù)據(jù)總線D16～ D8有效（即讀 /寫數(shù)據(jù)的高 8位）。用于與存儲(chǔ)器或 I/O接口的同步。 25 READY引腳的作用 總線周期 T2 T1 T3 T4 時(shí)鐘周期 總線周期 T2 T1 T3 Twait T4 標(biāo)準(zhǔn)總線周期 增加了等待狀態(tài)的總線周期 若在 T3周期上升沿檢測(cè)到 READY=0，將插入等待周期，插入的個(gè)數(shù)取決于 READY何時(shí)變?yōu)?1。 ? 此信號(hào)常用來選通中斷向量號(hào)。用來直接存儲(chǔ)器存取 (DMA)。 ? HOLD=1時(shí)， CPU停止執(zhí)行指令，并將地址 /數(shù)據(jù)總線和控制總線中的所有三態(tài)控制線置為高阻狀態(tài)。 CPU對(duì) HOLD信號(hào)的響應(yīng)信號(hào)。 28 其他信號(hào) ? TEST：輸入 ? 測(cè)試信號(hào)。 ? =0時(shí)， WAIT指令相當(dāng)于空操作 (NOP)。 ? 通常此引腳與 8087算術(shù)協(xié)處理器相連。為 CPU提供基本的定時(shí)信號(hào)。 29 三、 8086CPU的內(nèi)部結(jié)構(gòu) ? 8086內(nèi)部由兩部分組成： 執(zhí)行單元（ EU） 總線接口單元（ BIU） 結(jié) 構(gòu) 30 執(zhí)行單元 ? 功能：執(zhí)行指令，具體操作如下 從 IPQ中取指令代碼 譯碼 完成指定的操作 結(jié)果保存到目的操作數(shù) 運(yùn)算特征保存在標(biāo)志寄存器 FLAGS（僅對(duì)影響標(biāo)志的指令） 31 總線接口單元 功能： ? 從內(nèi)存中取指令到指令預(yù)取隊(duì)列 IPQ； ? 負(fù)責(zé)與內(nèi)存或 I/O接口之間的數(shù)據(jù)傳送； ? 在執(zhí)行轉(zhuǎn)移指令時(shí)， BIU將清除 IPQ，然后從轉(zhuǎn)移的目的地址處開始取指令并重新填充IPQ。 33 四、 8086的工作時(shí)序 ? 工作時(shí)序分為很多小的時(shí)間片 : ? 時(shí)鐘周期 一個(gè)時(shí)鐘脈沖所持續(xù)的時(shí)間。 ? 總線周期 通過總線對(duì)存儲(chǔ)器或 I/O接口進(jìn)行一次訪問所需要的時(shí)間。 在 5MHz的工作頻率時(shí)，一個(gè)標(biāo)準(zhǔn)總線周期為 。 35 數(shù)據(jù)寫入存儲(chǔ)器時(shí)的總線操作 ——寫總線周期 總 線 周 期T 1 T 1T 2 T 2T 3T 3T 4T 4總 線 周 期有 效 地 址有 效 地 址地 址寫 入 存 儲(chǔ) 器 的 數(shù) 據(jù)地 址寫 入 存 儲(chǔ) 器 的 數(shù) 據(jù)C L K地 址地 址 /數(shù) 據(jù)W R① 由 ALE信號(hào)將地址鎖存到地址鎖存器 ② DEN=0并且 DT/R=1時(shí)打開總線緩沖器，將其放到系統(tǒng)數(shù)據(jù)總線上 ③ 此信號(hào)與 M/IO信號(hào)共同構(gòu)成存儲(chǔ)器寫控制信號(hào)，將數(shù)據(jù)寫入存儲(chǔ)器 36 數(shù)據(jù)從存儲(chǔ)器讀出的總線操作 ——讀總線周期 總 線 周 期T 1 T 1T 2 T 2T 3T 3T 4T 4總 線 周 期有 效 地 址 ， B H EC L K地 址地 址 /數(shù) 據(jù)R D地 址來 自 存 儲(chǔ) 器 的 數(shù) 據(jù)地 址來 自 存 儲(chǔ) 器 的 數(shù) 據(jù)有 效 地 址 ， B H E③ DEN=0并且 DT/R=0時(shí)打開總線緩沖器，將其放到 CPU總線上，供 CPU讀入 較完整的讀總線周期 ② 此信號(hào)與 M/IO信號(hào)共同構(gòu)成存儲(chǔ)器讀控制信號(hào) ① 由 ALE信號(hào)將地址鎖存到地址鎖存器 37 167。（例） ? 每個(gè)均為 16位，但又可分為 2個(gè) 8位寄存器，即： ? AX AH， AL ? BX BH， BL ? CX CH， CL ? DX DH， DL 例如：若 (AX)＝ 1234H, 則 (AH)＝ 12H, (AL)＝ 34H 41 數(shù)據(jù)寄存器特有的習(xí)慣用法 ? AX： 累加器 ? 所有 I/O指令都通過 AX（ AL）與接口傳送信
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1