freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內容

基于fpga下的交通燈控制器設計畢業(yè)論文-在線瀏覽

2024-08-07 18:46本頁面
  

【正文】 接著需要對主控制器的程序進行編譯,編譯的步驟是點擊Project→Set as Top將文件置頂,具體的參考圖3211 置頂,接著點擊圖3212 的Start Compilation 進行編譯。將上面的錯面都改正后,就會顯示圖3213 所顯示的對話框。對輸出輸入信號編輯完成后保存。圖3214 新建文件對話框圖3215 仿真編輯框圖3216 仿真工具對話框圖3217 主控制器的仿真圖圖3217中顯示的仿真結果和設計前預計的時序仿真圖的結果是相符合的。RESET信號有效時,計數器的顯示就會重新從零開始。圖3218 主控制器的模塊主控制器的時序仿真完成后,一個程序的設計、仿真就已經暫時結束了,下一步還要進行圖形的設計,在總的圖形設計前,需要先將每個程序都生成模塊,為之后的設計做好準備。模塊中主要有CLOCK、RESET、HOLD、NUMA、NUMB和六個指示燈的輸出。具體的程序編譯過程和仿真的過程和主控制模塊中談到的過程是相同的。圖3221 分頻模塊的仿真圖圖3222 分頻模塊 分頻的程序經過編譯和時序仿真圖后生成的模塊是圖3222 分頻模塊所顯示的20mhz的脈沖通過第一模塊時變?yōu)?0hz,再經過第二個模塊后變成1hz的脈沖。圖3231 提取顯示值的時序仿真圖中NUMIN是主控制器的輸出值,NUMA和NUMB兩個輸出端口是要顯示的值的高位和低位。圖3232 是提取顯示值生成的模塊。圖3231 提取顯示值的仿真圖 仿真圖中,NUMB先從0開始計數,當計到9時NUMA計為1,NUMB重新從0開始計數,當計到9時NUMA會計為2,NUMB再次從0開始計數,當NUMA(高位)計數到2時,NUMB的最大值輸出為5。七段LED數字顯示塊是由“a、b、c、d、e、f、g、dp”這幾段組成的,LED的顯示原理就是要看這八段中的哪幾段是亮的,那幾段是滅的。具體的動態(tài)掃描的程序請看正文后的附錄。圖3241 動態(tài)掃描的時序仿真圖圖3242 動態(tài)掃描的模塊 位選器模塊 位選程序的輸入和編譯完成后,對程序進行仿真,仿真的步驟依然和上面談到的一樣,下面兩幅圖一張是位選程序的時序仿真圖,另一幅是位選程序生成的模塊。圖3251 位選時序仿真圖圖3252 位選模塊 譯碼器模塊 譯碼器是將要顯示的數字轉換成驅動七段數碼管的信號,程序中的NUM與動態(tài)掃描模塊相連,將四位二進制數轉換為八位二進制數,再通過LED8輸出。當譯碼器編譯成功后進行仿真,仿真的結果見圖3261 譯碼器的時序仿真。圖3262 是譯碼器程序生成的模塊。要建立一個新工程和圖形編輯的文件的的過程是點擊File→New→Block Diagram/Schematic File.(見圖3311)圖3311 新建一個文件的對話框新建了一個文件以后,就要開始編輯圖形了,要把每一個模塊都找出來,選擇Assignment→Settings后出現圖3312 的對話框,在左邊找到libraries,單擊它以后會出現圖3312 右邊顯示的內容,再點擊處可以找到之前生成的那些模塊所在的文件夾,把它們一次性添加在libraries中,這樣可以為后面圖形設計做好準備,全部添加完成后點擊“OK”,這樣在元件庫中就可以找到生成的那些模塊了。圖3312 libraries對話框圖3313 元件庫對話框圖3314 編譯對話框圖3314 中標明了每個快捷工具的用途,選擇合適的工具把選擇好的模塊和元件連接起來。 仿真結果圖3321 圖形設計的時序仿真圖圖形設計編譯完成以后按照程序的時序仿真的過程對圖形設計進行時序仿真,給CLK適當的信號,并且要給輸入值定義正確的值,開始仿真后會出現圖3321就是編譯后的時序仿真圖。當A路的綠燈亮時,B路的紅燈亮,A路的綠燈亮20秒后,A路的黃燈亮5秒……由此可以很容易的看出指示燈的亮滅是正確的。當所有的設計都完成后,接著要對圖形設計進行管腳的鎖定。接下來選擇Assignments→Pins進入圖341中,用鼠標雙擊Location就可以設定管腳了。圖343 是完成編譯、時序仿真、管腳鎖定這些步驟后的圖形設計。而表341是鎖定的管腳和相應的功能。這次的畢業(yè)設計是在大學期間完全沒有接觸過的知識,在兩個月的時間里我已經對FPGA有了一定的認識,又學到了新的知識。這次畢業(yè)設計的經歷提高了我的自學能力,當我遇到一個問題的時候,我會認真的查找出錯的地方,然后想辦法把它解決掉,一個程序的仿真結果出來后,我還會認真的查看仿真的結果是不是正確的。這次的畢業(yè)設計結果可以按照設計的正常運行。 參考文獻[1] 李廣軍,:電子科技大學出版社,2003 3435[2] 馬義忠,常蓬彬,:高等教育出版社,2005 2224[3] 曾繁泰,王強,:電子工業(yè)出版社,2004[4] 鄒彥,:電子工業(yè)出版社,[5] 王丹,(EDA):電子工業(yè)出版社,[6] :國防工業(yè)出版社,2002[7] [14]:武漢理工大學出版社,[15]VHDL Language Reference Guide, Aldec Inc. Henderson NV USA 1999.[16]Altera Corporation DATA BOOK Altera Corporation San Jose CA 95134 USA,2004.[17]潘松,:電子科技大學出版社,[18] Van HW Broeck,Skudelny HC,Stanke and realization of a pulse wi
點擊復制文檔內容
電大資料相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1