【正文】 域，包括管理體制、城市規(guī)劃布局、投融資體制、交通方式選擇、公共交通運(yùn)營組織、交通需求管理、交通流量控制與管理等等方面的內(nèi)容，涉及到管理、法規(guī)、規(guī)劃、工程、TRANBBS技術(shù)、財(cái)政、教育、環(huán)境、能源、信息以及人文等社會(huì)經(jīng)濟(jì)諸多學(xué)科領(lǐng)域。系統(tǒng)問題就必須通過系統(tǒng)方法來解決，解決系統(tǒng)問題的基本方法是建立有效的信息傳導(dǎo)、控制和反饋機(jī)制，實(shí)現(xiàn)各子系統(tǒng)聯(lián)動(dòng)從而提高整體系統(tǒng)有效運(yùn)行并實(shí)現(xiàn)其目標(biāo)。隨著社會(huì)經(jīng)濟(jì)發(fā)展和城市人口的膨脹，中國大中城市交通均面臨著諸多問題，其中特別突出的是交通擁堵。引起擁堵的原因?yàn)榻徊婵谶\(yùn)行不暢；路網(wǎng)布局不合理；交通結(jié)構(gòu)不合理；交通秩序不佳。因此擁堵加大了對城市環(huán)境的污染。2 交通紅綠燈控制電路的發(fā)展與技術(shù)現(xiàn)狀 交通控制系統(tǒng)以及交通紅綠燈控制電路的發(fā)展現(xiàn)狀 隨著社會(huì)經(jīng)濟(jì)的發(fā)展，城市交通問題越來越引起人們的關(guān)注。城市交通控制系統(tǒng)是用于城市交通數(shù)據(jù)監(jiān)測、交通信號燈控制與交通疏導(dǎo)的計(jì)算機(jī)綜合管理系統(tǒng)，它是現(xiàn)代城市交通監(jiān)控指揮系統(tǒng)中最重要的組成部分。然而，隨著交通量的快速增長和缺乏對高速道路的系統(tǒng)研究和控制，高速道路沒有充分發(fā)揮出預(yù)期的作用。所以，如何采用合適的控制方法，最大限度利用好耗費(fèi)巨資修建的城市高速道路，緩解主干道與匝道、城區(qū)同周邊地區(qū)的交通擁堵狀況，越來越成為交通運(yùn)輸管理和城市規(guī)劃部門亟待解決的主要問題。智能交通紅綠燈控制電路是用于城市交通疏導(dǎo)的管理系統(tǒng)，它是現(xiàn)代城市交通監(jiān)控指揮系統(tǒng)中最重要的組成部分。具體采用哪種類型，應(yīng)根據(jù)其應(yīng)用場合及特點(diǎn)加以確定。本文討論的城鄉(xiāng)交通燈控制系統(tǒng)就屬于該種類型。 交通燈控制系統(tǒng)主要由時(shí)間發(fā)生器電路、光電檢測電路、控制電路等幾個(gè)部分組成。有應(yīng)用PLC實(shí)現(xiàn)對交通燈控制系統(tǒng)的設(shè)計(jì)。目前，國內(nèi)的交通燈一般設(shè)在十字路門，在醒目位置用紅、綠、黃三種顏色的指示燈。對于一般情況下的安全行車，車輛分流尚能發(fā)揮作用，但根據(jù)實(shí)際行車過程中出現(xiàn)的情況，還存在以下缺點(diǎn)：1．兩車道的車輛輪流放行時(shí)間相同且固定， 在十字路口，經(jīng)常一個(gè)車道為主干道，車輛較多，放行時(shí)間應(yīng)該長些；另一車道為副干道，車輛較少，放行時(shí)間應(yīng)該短些。這些控制方法的功能修改及調(diào)試都需要硬件電路的支持，在一定程度上增加了功能修改及系統(tǒng)調(diào)試的困難。1987 年底，VHDL被 IEEE 和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級語言。在對一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。 VHDL語言的特點(diǎn)VHDL 語言能夠成為標(biāo)準(zhǔn)化的硬件描述語言并獲得廣泛應(yīng)用 , 它自身必然具有很多其他硬件描述語言所不具備的優(yōu)點(diǎn)。同時(shí), 它還具有多層次的電路設(shè)計(jì)描述功能。VHDL 語言設(shè)計(jì)方法靈活多樣 , 既支持自頂向下的設(shè)計(jì)方式, 也支持自底向上的設(shè)計(jì)方法。 　　 (2) VHDL 語言具有多層次的電路設(shè)計(jì)描述功能，既可描述系統(tǒng)級電路 , 也可以描述門級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。VHDL 語言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。 　　 (3)VHDL 語言具有很強(qiáng)的移植能力 　　VHDL 語言很強(qiáng)的移植能力主要體現(xiàn)在: 對于同一個(gè)硬件電路的 VHDL 語言描述 , 它可以從一個(gè)模擬器移植到另一個(gè)模擬器上、從一個(gè)綜合器移植到另一個(gè)綜合器上或者從一個(gè)工作平臺移植到另一個(gè)工作平臺上去執(zhí)行。這樣做的好處是可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)的優(yōu)化, 而不需要考慮其他的問題。 　　 (5)VHDL 語言程序易于共享和復(fù)用 　　VHDL 語言采用基于庫 ( library) 的設(shè)計(jì)方法。這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的存檔模塊, 將這些模塊存放在庫中 , 就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用。 FPGA簡介 PLD器件的設(shè)計(jì)特點(diǎn)EDA技術(shù)出現(xiàn)以前,數(shù)字邏輯電路設(shè)計(jì)通常采用傳統(tǒng)方法,即自下而上設(shè)計(jì)法。然后對系統(tǒng)功能進(jìn)行分析,劃分出多個(gè)功能模塊,畫出系統(tǒng)功能框圖。各模塊設(shè)計(jì)調(diào)試完畢以后,再連接起來,進(jìn)行調(diào)試,最后完成整個(gè)系統(tǒng)的硬件設(shè)計(jì)。此外,由于設(shè)計(jì)輸入文件是電原理圖,當(dāng)系統(tǒng)比較復(fù)雜時(shí),大量的原理圖文件會(huì)給存檔、閱讀和修改帶來不便?；赑LD器件,采用HDL進(jìn)行系統(tǒng)設(shè)計(jì)的思路是從系統(tǒng)總體的要求出發(fā),自上而下地逐步將設(shè)計(jì)內(nèi)容細(xì)化,最后完成系統(tǒng)的詳細(xì)設(shè)計(jì)。(2)采用系統(tǒng)早期仿真在自上而下的設(shè)計(jì)過程中,每級都進(jìn)行仿真,從而可以在系統(tǒng)設(shè)計(jì)的早期發(fā)現(xiàn)設(shè)計(jì)中存在的問題,從而大大縮短系統(tǒng)設(shè)計(jì)周期,降低費(fèi)用。(4)主要設(shè)計(jì)文件使用HDL編寫采用HDL編寫的源程序作為歸檔文件有多種好處。其可繼承性好,而且閱讀方便。 FPGA的基本結(jié)構(gòu)FPGA是目前最為常用的復(fù)雜PLD器件。按邏輯功能塊的大小,FPGA可分為細(xì)粒度FPGA和粗粒度FPGA。粗粒度FPGA的邏輯功能塊規(guī)模大,功能強(qiáng),但資源不能充分利用。根據(jù)FPGA內(nèi)部連線的結(jié)構(gòu)不同,可分為分段互聯(lián)型和連續(xù)互聯(lián)型。FPGA一般可由三種可編程電路和一個(gè)用于存放編程數(shù)據(jù)的SRAM組成,這三種可編程電路是:可編程邏輯塊CLB、輸入/輸出模塊IOB和互聯(lián)資源IR。它主要是由邏輯函數(shù)發(fā)生器、觸發(fā)器、數(shù)據(jù)選擇器等電路組成。其主要是由輸入觸發(fā)器、輸入緩沖器、輸出觸發(fā)/鎖存器和輸出緩沖器組成。可編程互聯(lián)資源IR包括各種長度的金屬連線和一些可編程連接開關(guān),它們將各個(gè)CLB之間和IOB之間互相連接起來,構(gòu)成各種復(fù)雜功能的系統(tǒng)。 采用FPGA設(shè)計(jì)邏輯電路的優(yōu)點(diǎn)相對于傳統(tǒng)數(shù)字電路設(shè)計(jì)方法,采用FPGA進(jìn)行電路設(shè)計(jì)具有如下優(yōu)點(diǎn):(1) 簡化設(shè)計(jì)由于FPGA的可編程性和靈活性,電路設(shè)計(jì)結(jié)束后,可隨意進(jìn)行修改或刪除,無需重新布線和生產(chǎn)印刷電路板,大大縮短了系統(tǒng)的設(shè)計(jì)周期。(3) 可靠