【正文】 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) 輸入級由多發(fā)射極晶體管 T1和電 阻 R1組成。多個發(fā)射極 的發(fā)射結(jié)可看作是多個鉗位二極管，其作用是限制輸入端可能出 現(xiàn)的負極性干擾脈沖。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) 中間級由電阻 R2， R3和三極管 T2組成。三極管 T2還可將前級電流放 大以供給 T5足夠的基極電流。 T5導通時 T4截止， T5截止時 T4導通。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 工作原理 R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) ① 輸入端至少有一個為低電平時的工作情況： 低電平對應(yīng)的 PN結(jié)導 通， T1的基極電位被 固定在 +=1V上。 T2截止時的集 電極電位： V2C≈ UCC=5V 深度飽和 T2管集電極 +5V的電位足以使 T T4導通并處于深度飽和 狀態(tài)。 顯然 T1處于 倒 置 工作狀態(tài)， 此時集電結(jié)做 為發(fā)射結(jié)使用。 深度飽和 T2管深度飽和后，其發(fā)射極電流在電阻 R3上產(chǎn)生的壓降又 為 T5管提供足夠的基極電流使 T5管飽和導通，從而使與非門 輸出 F點的電位等于 T5管的飽和輸出典型值： F= 實現(xiàn)了 全 1出 0的 與非 功能 深度飽和 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 ② UOL是被測與非門一輸入端接 、其余輸入端開路、負載接 380歐的等效電阻時，輸出端的電壓值。 TTL與非門外特性 TTL與非門主要參數(shù) 輸出高電平 ① U0H是被測 TTL與非門一個輸 入端接地、其余輸入端開路時 的輸出端電壓值。 典型值為 1V ④ 開門電平 UON：輸出為 ，所對應(yīng)的輸入電壓稱為開門電 平 UON。 其余參數(shù)看課本。 R5 T3 T4 R4 R1 A B C R2 +5V T1 T2 R3 T5 F (U0) (Ui) RC +UC OC門在使用時要外接一個電源 UC和一個電阻 RC OC門的特點是輸出門T5的 集電極開路 。 OC門可實現(xiàn) “線與” 邏輯 A B F1 amp。 F “線與” 邏輯功能 RC ＋ UC CDABCDABFFF ?????? 21還能實現(xiàn)“與或非”邏輯運算 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 左圖所示即利用 OC門使 輸出轉(zhuǎn)換為 12V 的電路 上述分析可知， OC門具有“ 線與 ”功能，并且在線與的過程中實現(xiàn)了輸出對輸入的與或非邏輯運算。 A B F amp。 A B F amp。 三態(tài)門控制端 EN=1時，二極管 D2截止，相當于控制端放棄控制權(quán)，此時三態(tài)門相當于一個普通與非門，輸出由輸入端 A、 B決定。這時從外往輸入端看進去，電路呈現(xiàn)高阻態(tài)。 D2 R5 T3 T4 R4 R1 A B R2 +UCC T1 T2 R3 T5 F EN R D1 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 三態(tài)門真值表 B A F 0 1 1 1 0 1 0 1 1 1 1 0 EN 1 1 1 0 高阻態(tài) 0 三態(tài)門邏輯圖符號 A B E/D F EN amp。用 一根總線輪流傳送幾個不同的數(shù) 據(jù)或控制信號時，讓連接在總線 上的所有三態(tài)門控制端輪流處于 高電平，任何時間只能有一個三 態(tài)門處工作狀態(tài)，其余三態(tài)門均 為高阻狀態(tài)。 這種利用總線來傳送數(shù)據(jù)或信號 的方法廣泛應(yīng)用于計算機技術(shù)中。 EN …… amp。 EN D2 Dn E/Dn E/D1 E/D2 L1 L2 Ln 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 兩種常用的 TTL與非門集成電路芯片管腳排列圖 (a) 74LS00與非門芯片管腳排列圖 電源 1 2 3 4 5 6 7 amp。 amp。 14 13 12 11 10 9 8 地 amp。 1 2 3 4 5 6 7 1 4 13 12 11 10 9 8 電源 地 (b) 74LS20與非門芯片管腳排列圖 型號中 74是指標準型系列 TTL芯片； L指低功耗； S表示肖 特基。芯片中的 電源 線和“ 地 ”線均為公用。 使用 TTL與非門芯片時需注意事項 不用的管腳 可以懸空，不可以接地； 不用的管腳可以接高電平，不可以接低電平； 輸出端接容性負載時，應(yīng)接大電阻 (≥)限流； 幾個輸入端引腳可以并聯(lián)連接； TTL集成電路的電源電壓應(yīng)滿足 177。 TTL與非門的主要參數(shù)？ 用 45W以下電鉻鐵焊接，最好用中性焊劑，設(shè)備應(yīng)良好接地。 ① ui＝ 0V時 ， T1截止 ， T2導通 。 輸出 電壓 u0＝ 0V， 低電平 。 T1工作管為 N溝道增強型 MOS管， T2負 實現(xiàn)了 見 0出 見 1出 0的 非門 功能！ 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 2)CMOS傳輸門 u0 ui UDD TP TN CP CP 工作原理 設(shè)高電平為 10V，低電平為 0V，電源電壓為 10V。 ① 在 CP＝“ 1”時，若輸入電壓為 0V~7V， 則 TN管的柵源電壓不低于 3V，因此 TN管 導通；若輸入電壓為 3V~10V，則 TP管導 通。此時 傳輸門相當于接通的模擬開關(guān)。此時相當于模擬開關(guān)斷開。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 CMOS集成電路的特點及使用注意事項 ⑧ CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時應(yīng)注意靜電屏蔽，焊接時電烙鐵應(yīng)接地良好，尤其是 CMOS電路多余不用的輸入端不能懸空 ，應(yīng)根據(jù)需要接地或接高電平。門電路的功耗只有幾個 μW，中規(guī)模集成電路的功耗也不會超過 100μW。其主要缺點是工作速度較低。 驅(qū)動門的 IOH（前級） ≥負載門的 n IIH（后級總 ) ； TTL電路驅(qū)動 CMOS電路原理圖 TTL門 amp。 amp。 CMOS門 TTL門 CC74HC50 專用 CMOS—TTL 電平轉(zhuǎn)換器 UDD ＋ UCC CMOS電路驅(qū)動 TTL電路原理圖 有關(guān)詳細內(nèi)容參看課本 159頁 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 F=ABC是三輸入的與門； G是非門 (略 )。 CMOS門的邏輯高電平約為 5~10V,低電平約為 0~要注意 CMOS門芯片不用的輸入端不能懸空！其他注意事項可參看課本。 B C 普通與非門只有高電平和低電平兩種狀態(tài)，三態(tài)門除了這兩種狀態(tài)還有高阻態(tài) 。 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 1 不能直接相連！因為當輸出端連在一起時，若各門的輸出電平不同，則會有一個很大的電流由輸出為高電平的門流向輸出為低電平的門，從而將門電路燒毀。組合邏輯電路的一般分析步驟為： ①根據(jù)已知邏輯電路圖用逐級遞推法寫出對應(yīng)的邏輯函數(shù)表達式； ②用公式法或卡諾圖法對的寫出的邏輯函數(shù)式進行化簡，得到最簡邏輯表達式； ③根據(jù)最簡邏輯表達式，列出相應(yīng)的邏輯電路真值表； ④根據(jù)真值表找出電路可實現(xiàn)的邏輯功能并加以說明，以理解電路的作用。 1F2F3FF A B amp。 amp。 1 已知邏輯電路圖 ABF ?1AABF ??2BABF ??3 ABBABAF ?? 2相應(yīng)邏輯表達式 根據(jù)邏輯圖寫出相應(yīng)邏輯式 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 3化簡邏輯式 B A F 0 0 0 1 0 1 0 1 1 1 1 0 4列出真值表 由真值表可看出：輸入 AB相同時，輸出為 0；輸入 AB相異時，輸出為 1。 5指出邏輯功能 應(yīng)用代數(shù)法化簡邏輯函數(shù)式 ABBABBABBAAABABABAABABBABAABBABAF???????????????)()( … 應(yīng)用了反演律 … 還是應(yīng)用了反演律 … 應(yīng)用了分配律 … 應(yīng)用了吸收律，得到最簡形式。 amp。 amp。 若輸入是裁判，輸出是裁定結(jié)果，顯 然該電路是一個多數(shù)表決器。 應(yīng)用了反演律 寫出邏輯真值表 由真值表數(shù)據(jù)分析 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 F 3 ≥ 1 ≥ 1 1 1 A B C F F 1 F 2 ≥ 1 CBAF ???1ABBABACABBACABBCBABBACBABBACBAF?????????????????????)(BBACBABFFFF ?????????? 213分析下圖所示組合電路的功能。 步驟 4可省略 ！ 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 A BC 00 01 0 1 11 10 1 1 1 1 1 1 A B 由最簡邏輯函數(shù)式可知，電路的輸出 F只與輸入 A、 B 有關(guān)，而與輸入變量 C無關(guān)，且 F和 A、 B的邏輯關(guān)系為： 有 0出 1，全 1出 0，即具有對 AB的 與非功能 ！ BBACBABFFFF ?????????? 213也可應(yīng)用卡諾圖對該函數(shù)式進行化簡： 用卡諾圖化簡之前應(yīng)找出該邏輯函數(shù)具有的所有最小項： BBACBABBACBAF ?????????用卡諾圖化簡： ABBAF ???電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 1. 分析下圖所示邏輯電路的功能： A B 1 amp。 BABABAF ???? 2. 分析下圖所示邏輯電路的功能。 用與非門設(shè)計一個交通報警控制電路。要求用 與非門 組成電路。 根據(jù)上述假設(shè)，我們可根據(jù)題目要求，首先把電路的功能真值表表列寫出來。 amp。 amp。 應(yīng)用非非定律對邏輯式變換，找出輸出對輸入的 與非 關(guān)系： 對組合邏輯電路的設(shè) 計問題，不作深入要 求，學習者可根據(jù)需 要自己進一步鞏固提 高。 BACA≥1 ≥1 =1 amp。 amp。通 過編碼獲得的不同二進制數(shù)的組合稱為 代碼 。 十進制編碼或某種特定信息的編碼難于用電路來實現(xiàn)， 數(shù)字電路中通常采用二進制編碼或二 —十進制編碼。 能實現(xiàn)把某種特定信息轉(zhuǎn)換為機器識別的二進制代碼的 組合邏輯電路稱為 編碼器 。這種二 進制編碼在電路上較容易實現(xiàn)。 優(yōu)先編碼器電路中，允許同時輸入兩個以上的編碼信號。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 74LS147編碼器的管腳排列圖及邏輯符號 10線 —4線優(yōu)先編碼器是將十進制數(shù)碼轉(zhuǎn)換為二進制代碼的組合邏輯電路。 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 AIIIIDU 1234CC 空腳G N D 98765 BCIIIII74LS147 74LS147優(yōu)先編碼器是一 個 1