集成電路課程設(shè)計--四位加法器實驗報告-在線瀏覽
2025-05-10 12:40本頁面
【正文】 n/op 1n 400n method=bdf.print tran v(a) v(b) v(ci) v(s) v(co) 中觀看模擬結(jié)果如下:：:.include C:\Documents and Settings\\桌面\09045401\集成電路綜合設(shè)計\e005_tanner\tanner\TSpice70\models\.param l=vvdd Vdd GND .vector A {A3 A2 A1 A0}.vector B {B3 B2 B1 B0}va A GND BUS ({0011 1110 1100 1010} lt=50n ht=50n on=5 off=0 rt=5n ft=5n) vb B GND BUS ({1101 0111 1010 0101} lt=50n ht=50n on=5 off=0 rt=5n ft=5n).tran/op 1n 200n method=bdf.print tran v(Cout) v(S3) v(S2) v(S1) v(S0) 中觀看模擬結(jié)果如下: LEdit 畫布局圖 PMOS版圖： NMOS版圖：:以上PMOS、NMOS、節(jié)點、端口在畫反相器版圖時需調(diào)用，本次實驗中調(diào)用初始遇到問題，用copy 不能把他們復(fù)制進(jìn)去調(diào)用，需要用instance ： PMOS NMOS基板節(jié)點組件PMOS 基板節(jié)點組件 NMOS 基板節(jié)點組件 4位全加器的版圖 TSpice 模擬：.include C:\Users\meng\Desktop\e005_tanner\tanner\TSpice70\models\M1 OUT A GND PMOS L=2u W=5u
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號-1