【正文】 P+ implant Omicontact Metal 2022/2/4 Jian Fang 53 N－ type Si SiO2 Pwell SiO2 MASK metal 場氧 場氧 場氧 Pwell poly S/D P+ 接觸 metal metal metal 2022/2/4 Jian Fang 54 pwell active poly N+ implant P+ implant omicontact metal 2022/2/4 Jian Fang 55 雙極型 IC及工藝 N P N 基極 集電極 發(fā)射極 P N P 基極 集電極 發(fā)射極 C B E IB IC IE C B E IB IC IE NPN晶體管 PNP晶體管 2022/2/4 Jian Fang 56 VCE iC iB VCE(sat) iR 雙極型晶體管輸出特性 放大區(qū) 飽和區(qū) ? 電流放大能力； ? 電流驅(qū)動； 2022/2/4 Jian Fang 57 基極 發(fā)射極 N+ N P N+ 集電極 基極 發(fā)射極 P+ N N P E B B C C N＋ C C B B E P P＋ P＋ P N＋ N 2022/2/4 Jian Fang 58 ? BiCMOS: 雙極 (Bipolar)與 CMOS相容技術(shù) 。 ? BiCMOS工藝較之 CMOS工藝和雙極工藝都復(fù)雜 ， 制作周期長 ， 產(chǎn)品成品率比 CMOS低 ， 成本比 CMOS高 。 BiCMOS 2022/2/4 Jian Fang 59 版圖設(shè)計（ layout）及相關(guān)技術(shù) 2022/2/4 Jian Fang 60 Cell development (Analog/digital) Analog design ? Schematic entry (transistor symbols) ? Analog simulation (SPICE models) ? Layout (layer definitions) ? Design Rule Checking, DRC ( design rules) ? Extraction (extraction rules and parameters) ? Electrical Rule Checking, ERC (ERC rules) ? Layout Versus Schematic, LVS ( LVS rules) 2022/2/4 Jian Fang 61 ? Layout ? Drawing geometrical shapes: Defines layout hierarchy Defines layer masks Requires detailed knowledge about CMOS technology Requires detailed knowledge about design rules (hundreds of rules) Requires detailed knowledge about circuit design Slow and tedious Optimum performance can be obtained 2022/2/4 Jian Fang 62 圖形層的定義 N+ implant metal pwell active Poly 定義若干圖層 ,每層對應(yīng)一張掩膜版 pwell active poly N+ implant P+ implant omicontact metal 2022/2/4 Jian Fang 63 Lib A Lib B Lib C Cell 1 Cell 2 Cell 3 Tech inst 1 inst 2 Inst 3 版圖庫的組織 ? 一個庫對應(yīng)一個特定的工藝 ? 針對該工藝的設(shè)計規(guī)則 ,和環(huán)境設(shè)定放在 Tech文件中 . ? 一個庫可以包含若干不同層次的 Cell. 2022/2/4 Jian Fang 64 版圖數(shù)據(jù)交換文件 ? GDSII格式 ? CIF格式 ? EDIF格式 基本圖形 基本操作 2022/2/4 Jian Fang 65 DRC Design Rule Check Checks geometrical shapes: width, length, spacing, overlap, etc. 該規(guī)則包括各層的最小寬度 a及同層間距 b 層名稱 寬度 a 間距 b 層名稱 寬度 a 間距 b n+保護環(huán) 5 10 p+注入?yún)^(qū) 10 5 有源區(qū) 10 10 多晶硅布線 8 8 p+保護環(huán) 5 10 多晶硅柵 6 8 歐姆孔 8 14 布線鋁條 10 10 p阱 1 10 14 電源、地線鋁條 25 10 n+注入?yún)^(qū) 10 5 p+墻 5 2022/2/4 Jian Fang 66 圖三 C M O S 電路規(guī)則說明圖 （ 1 ） CMOS電路規(guī)則 2. 層間規(guī)則（包括各層間的間距、包圍、迭搭的大?。? 2022/2/4 Jian Fang 67 說明 標(biāo)號 尺寸（ um） 有源區(qū)包圍歐姆孔 a 4 金屬（鋁）包圍歐姆孔 b 3 多晶硅包圍歐姆孔 c 4 n+、 p+注入?yún)^(qū)包圍有源區(qū) d 5 n+、 p+保護環(huán) ~有源區(qū) e 10 n+、 p+保護環(huán)寬度 f 5 nmos、 pmos多晶硅柵寬度 g 6 多晶硅柵伸出有源區(qū) h 12 多晶硅柵與 n+、 p+保護環(huán)迭搭 i 2 多晶硅柵 ~鋁布線 j 1 p阱包圍 p+