【正文】 通常用來表示某種判別或測試，不過 時間上它依附于緊接它的前面一個方框的 CPU周 期，而不單獨占用一個 CPU周期。 中央處理器 【 例 1】 教材 P166圖 器的數(shù)據(jù)通路如下： 中央處理器 IR為指令寄存器 PC為程序計數(shù)器（具有自增功能） M為主存 （受 R/W信號控制） AR為地址寄存器 DR為數(shù)據(jù)緩沖寄存器 圖中： IR為指令寄存器， PC為程序計數(shù)器 (具有自增功能 )， M為主存 (受 R/W信號控制 )， AR為地址寄存器， DR為數(shù)據(jù)緩沖寄存器，ALU由加、減控制信號決定完成何種操作，控制信號 G控制的是一個門電路。 中央處理器 (1)“ADD R2， R0”指令完成 (R0)+(R2)→R0 的功能操作，畫出其指令周期流程圖，假設該指令的地址已放入 PC中。 【 解 】 ： “ ADD R2， R0”指令是一條加法指令，參與運 算的兩個數(shù)放在寄存器 R2和 R0中，指令周期流程圖包 括取指令階段和執(zhí)行指令階段兩部分。 中央處理器 (a) 加法 PC→ AR M→ DR DR→ IR 譯碼 R0+R2→ R0 R0→ X R2→ Y PC0, G, ARi R / W=R DR0, G, IRi R2O, G, Yi R0O, G, Xi +, G, R0i 取指 中央處理器 (2)“SUB R1， R3”指令完成 (R3)(R1)→R3 的操 作，畫出其指令期流程圖，并列出相應的微操作控 制信號序列。與 ADD指令不 同的是：在執(zhí)行指令階段，微操作控制信號序 列有所不同。機器一旦被 啟動，即 CPU開始取指令并執(zhí)行指令時，操作控制器就 利用定時脈沖的順序和不同的脈沖間隔，有條理、有 節(jié)奏地指揮機器的動作，規(guī)定在各個節(jié)拍脈沖到來時 刻，計算機各部件應當做什么，給計算機各部件提供 中央處理器 [思考 ]: 用二進制碼表示的指令和數(shù)據(jù)都放在內存里，那 么 CPU是怎樣識別出它們是數(shù)據(jù)還是指令呢 ? 從時間上來說 : 取指令事件發(fā)生在指令周期的第 一個 CPU周期中，即發(fā)生在 “ 取指令 ” 階段，而取數(shù)據(jù)事 件發(fā)生在指令周期的后面幾個 CPU周期中，即發(fā)生在 “ 執(zhí)行指令 ” 階段。 中央處理器 總之，計算機的協(xié)調動作需要時間標志，而且需 要采用多級時序體制。 硬布線控制器中，時序信號往往采用 主狀態(tài)周期 節(jié)拍電位 節(jié)拍脈沖 三級體制。 中央處理器 時序信號產(chǎn)生器 微程序控制器中使用的時序信號產(chǎn)生器由 時鐘 源 、 環(huán)形脈沖發(fā)生器 、 節(jié)拍脈沖 和 讀寫時序譯碼邏 輯 、 啟?？刂七壿?等部分組成。它通常由石英晶體振 蕩器和與非門組成的正反饋振蕩電路組成，其輸出送 環(huán)形脈沖發(fā)生器的作用： 是產(chǎn)生一組有序的、間 隔相等或不等的脈沖序列，以便通過譯碼電路來產(chǎn)生 最后所需的節(jié)拍脈沖。 中央處理器 T1O=C1?C2 T2O=C2?C3 T3O=C3 T4O=C1 RDO=C2?RD’ WEO=C3?WE’ 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Φ Φ C4 C1 C2 C3 RD’ RD WE’ WE T1 T2 T3 T4 CPU周期 CPU周期 CPU周期 T4O=C1 T1O=C1?C2 T2O=C2?C3 T3O=C3 RDO=C2?RD’ WEO=C3?WE’ 中央處理器 T40的下降沿采樣 啟 /停信號的狀態(tài) 演示 控制方式 控制方式 ： 即控制不同操作序列時序信號的方 法。 中央處理器 在任何情況下，已定的指令在執(zhí)行時所需的 CPU 周期（機器周期）數(shù)和時鐘周期數(shù)都固定不變。 (2)采用不定長機器周期。 其特點是 ：每條指令、每個操作控制信號 需要多少時間就占用多少時間。顯然，用這種方式形成的操 作控制序列沒有固定的 CPU周期數(shù) (節(jié)拍電位 )或 嚴格的時鐘周期 (節(jié)拍脈沖 ) 中央處理器 此為同步控制和異步控制相結合的方式。 情況（ 2）： 機器周期的節(jié)拍脈沖數(shù)固定 , 但是各條指令周期的機器周期數(shù)不固定。是利用 軟件方 法 來設計硬件的一門技術。當機器 運行時，一條又一條地讀出這些微指令，從而產(chǎn)生全 機所需要的各種操作控制信號，是相應部件執(zhí)行所規(guī) 定的操作。 控制部件與執(zhí)行部件之間通過 控制線 聯(lián)系。 微操作 執(zhí)行部件 接受微命令后所進行的操作。 控制部件 與 執(zhí)行部件 的另一種聯(lián)系是反饋信息。 中央處理器 微操作 在執(zhí)行部件中是最基本的操作。 相斥性的微操作： 不能在同時或不能在同一個 CPU 周期內并行執(zhí)行的微操作。 演示 微指令和微程序 中央處理器 微指令： 在機器的一個 CPU周期中，一組實現(xiàn)一定操作功能的 微命令 的組合。 節(jié)拍脈沖 有環(huán)形脈沖發(fā)生器產(chǎn)生，一個節(jié)拍電位 持續(xù)時間正好包容若干個節(jié)拍脈沖。 既然微程序是由微指令組成的，那么當執(zhí)行當前 一條微指令時，必須指出后繼微指令的地址，以便當 前一條微指令執(zhí)行完畢后，取出下一條微指令。 演示 微程序控制器原理框圖 中央處理器 它主要由 控制存儲器、微指令寄存器 和 地址轉移邏輯 三大部分組成。 控制存儲器用來存放實現(xiàn)全部指令系統(tǒng)的微程序 , 它是一種只讀存儲器。其工作過程是： 每讀出一條微指令，則 執(zhí)行這條微指令；接著又讀出下一條微指令，又執(zhí)行 這一條微指令 …… 。通常，在串行方式的微程序控制 器中，微指令周期就是只讀存儲器的工作周期。對控制存 儲器的要求是速度快，讀出周期要短。IR） 用來存放由控制存儲器讀 出的一條微指令信息。AR)決定 將要訪問的下一條微指令的地址，而微命令寄存器則 保存一條微指令的操作控制字段和判別測試字段的信 息。AR中。AR 給出。在這種情況下，通過判別測試字段 P和執(zhí)行部件 的 “ 狀態(tài)條件 ” 反饋信息，去修改微地址寄存器 181。這一功 能就由 地址轉移邏輯 來承擔，其可以根據(jù)轉移條件， 自動完成修改微地址的任務。 首先注意如下兩點解釋： 十進制加法算法 由前面討論的 “ 加 6校正法 ” 已知，兩個 BCD碼十進制數(shù)位相 加，要實現(xiàn)十進制相加，必須進行 “ 加 6校正 ” 。=A+B）。 （ 2） P2測試的約定： 若 P2=1，則進行 P2測試： 根據(jù)進位 Cy的狀態(tài)，決定下一條微指令的地址。 具體參見 CAI演示 中央處理器 實現(xiàn) “ 十進制加法 ” 的微程序的各條微指令編碼如下： 第一條微指令的二進制編碼是： 000 000 000 000 11111100000 第二條微指令的二進制編碼是： 010 100 100 100 00000001001 第三條微指令的二進制編碼是： 010 001 001 100 00000010000 第四條微指令的二進制編碼是： 010 001 001 001 00000000000 可見 ：微程序控制實質上是將一條機器指令的執(zhí)行分解成 若干步，每一步都由一條微指令來產(chǎn)生對應的微命令來加以實 現(xiàn)。 CPU周期與微指令周期的關系 中央處理器 通常，在串行方式的微程序控制器中 : 微指令周期 = 讀出微指令的時間 + 執(zhí)行該條微指令的時間 （與指令周期的定義類似） 例：下圖給出了某小型機中 CPU周期與微指令周期的時間關系：（ 教材 P177） 中央處理器 設：一個 CPU周期為 ，它包含四個等間隔的節(jié)拍脈沖 T1—T4，每個脈沖寬度為 200ns。例如，在前 600ns時間內運算器進行運算，在 600ns時間的末尾運算器已經(jīng)運算完畢，可用 T4上升沿將運算結果打入某個寄存器。如忽略觸發(fā)器的翻轉延遲，那么下條微指令的微命令信號就從 T1上升沿起就開始有效，直到下一條微指令讀出后打入微指令寄存器為止。 CPU周期 CPU周期 T1 T2 T3 T4 200ns 機器指令與微指令的關系 中央處理器 一會兒取機器指令，一會兒取微指令，它 們之間到底是什么關系 ? 中央處理器 1. 一條機器指令對應一個微程序，這個微程序是由若干條 微指令序列組成的。簡言之，一條機器指令所完成的操 作劃分成若干條微指令來完成，由微指令進行解釋和執(zhí)行。與此相關，也有相對應的硬設備，請參見 CAI演示 。這就告訴我們如何設計 微程序，也將使我們進一步體驗到機器指令與微指令的關系。 4個通用寄存器由 D觸發(fā)器組成， Q端輸出， 其讀、寫控制功能見下表。 其中讀 ROM是從控存中讀出一條微指令時間，為 1μs； ALU 工作是加法器做加法運算，為 500ns； m1是讀寄存器時間，為 500ns； m2是寫寄存器的工作脈沖寬度，為 100ns。 要求 (1)“ADD R0， R1”指令，即 (R0)+(R1)→R1 (2)“SUB R2， R3”指令，即 (R3)(R2)→R3 (3)“MOV R2， R3”指令，即 (R2)→(R3) 中央處理器 【 解 】 ： 先畫出三條指令的微指令的微程序流程圖，如下圖所示。每一框表示一條微指令。 按照已知的微指令格式： 0 1 2 3 4 5 6 7 8 9 10 11 RA0 RA1 WA0 WA1 R W LDSA LDSB SBALU SBALU Reset ~ ADD指令的執(zhí)行過程包括： R0→ SA， R1→ SB， SA+SB→R 1 00 10100000 01 10010000 0101001001 因此，執(zhí)行 ADD R0， R1的三條微指令為： 1. 00 10100000 2. 01 10010000 3. 0101001001 中央處理器 0 1 2 3 4 5 6 7 8 9 10 11 RA0 RA1 WA0 WA1 R W LDSA LDSB SBALU SBALU Reset ~ SUB指令的執(zhí)行過程包括： R3→ SA， R2→ SB， SASB→R 3 11 10100000 10 10010000 1101000101 因此，執(zhí)行 SUB R2， R3的三條微指令為： 1. 11 10100000 2. 10 10010000 3. 1101000101 中央處理器 0 1 2 3 4 5 6 7 8 9 10 11 RA0 RA1 WA0 WA1 R W LDSA LDSB SBALU SBALU Reset ~ MOV指令的執(zhí)行過程包括： R2→ SA， 0→ SB； SA+SB→R 3 1101001001 因此，執(zhí)行 SUB R2， R3的三條微指令為： 1. 10 10100010 2. 1101001001 10 10100010 中央處理器 設計微指令結構應當追求的目標是： (1) 有利于縮短微指令字的長度； (2) 有利于減小控制存儲器的容量； (3) 有利于提高微程序的執(zhí)行速度； (4) 有利于對微指令的修改； (5) 有利于提高微程序設計的靈活性。通 常有以下 三種方法 ： 操作控制字段 順序控制字段 中央處理器 其特點是 : 操作控制字段中的每一位代表一個 微命令 (如前例所述 ）。缺點是微指令字較長，因而使控制存儲器容量較 中央處理器 編碼表示法 : 是把一組 相斥性 的微命令信號 組成 一個小組 (即一個字段 ) ，然后通過小組 (字段）譯碼 器進行譯碼，產(chǎn)生所對應的微命令信號，即：譯碼輸 出作為操作控制信號。 中央處理器 采用字段譯碼的編碼方法，可以用較小的二進制 信息位表示較多的微命令信號。 與直接表示法相比，編碼表示法可使微指令字大 大縮短。目前在微程序控制器設計中，字段直接譯 中央處理器 混合表示法： 是把直接表示法與字段編碼法