第二章存儲(chǔ)子系統(tǒng)-在線(xiàn)瀏覽
2024-12-01 14:12本頁(yè)面
【正文】 地址總線(xiàn) A15～ A0（低），雙向數(shù)據(jù)總線(xiàn) D7～ D0（低），讀 /寫(xiě)信號(hào)線(xiàn) R/W。地址總線(xiàn) A15～ A0（低），雙向數(shù)據(jù)總線(xiàn) D7～ D0（低），讀 /寫(xiě)信號(hào)線(xiàn) R/W。選用 芯片 8KB/片。 DRAM：利用電容存儲(chǔ)電荷存儲(chǔ)信息。 （ 2）方式：按行讀一遍。 訪(fǎng)問(wèn)時(shí)按順序查找，訪(fǎng)問(wèn)時(shí)間與數(shù)據(jù)所在位置有關(guān)。 第三章 I/O子系統(tǒng) 總線(xiàn)與接口的基本概念 總線(xiàn) 定義：一組能為多個(gè)部件分時(shí)共享的公共信息 傳送線(xiàn)路。 （ 1）按功能 分類(lèi) 分類(lèi) 2） 部件內(nèi)總線(xiàn) ：插件板內(nèi)各芯片之間互連的總線(xiàn)。 4） 外總線(xiàn) ：計(jì)算機(jī)系統(tǒng)之間，或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)之間互連的總線(xiàn)。 （ 3）按數(shù)據(jù)傳送格式 分類(lèi) 2） 異步總線(xiàn) ：不采用統(tǒng)一時(shí)鐘周期劃分，根據(jù)傳送的實(shí)際需要決定總線(xiàn)周期長(zhǎng)短，以異步應(yīng)答方式控制總線(xiàn)傳送操作。 1）并行總線(xiàn)： 同時(shí)傳送各位信息。 電源線(xiàn) 、 地址線(xiàn) 、 數(shù)據(jù)線(xiàn) 、 控制線(xiàn) 復(fù)位 …… 時(shí)序：時(shí)鐘、定時(shí)、應(yīng)答 數(shù)傳控制： M讀 /寫(xiě)、 IO讀 /寫(xiě) 中斷請(qǐng)求、響應(yīng) 總線(xiàn)請(qǐng)求、響應(yīng) 接口 ：泛指兩個(gè)設(shè)備（硬、軟）之間的連接部件 分類(lèi) (1)按數(shù)據(jù)傳送格式劃分 1）并行接
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1