【摘要】實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)課程:EDA技術(shù)2012年12月27日目錄實(shí)驗(yàn)一一位全加器實(shí)驗(yàn)二??勺冇?jì)數(shù)器實(shí)驗(yàn)
2025-07-10 18:05
【摘要】EDA設(shè)計(jì)(Ⅰ)院系:電子工程與光電技術(shù)學(xué)院姓名:陳曉慧學(xué)號(hào):0704220102指導(dǎo)老師:傅文紅實(shí)驗(yàn)一單級(jí)放大電路的設(shè)計(jì)與仿真一實(shí)驗(yàn)?zāi)康模?)掌握放大電路靜態(tài)工作點(diǎn)的調(diào)整和測(cè)試方法。2)掌握放大電路的動(dòng)態(tài)參數(shù)的測(cè)試方法。3)
2025-05-10 02:59
【摘要】實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)課程:EDA技術(shù)2020年12月27日目錄
2024-10-22 18:30
【摘要】EDA設(shè)計(jì)(I)實(shí)驗(yàn)報(bào)告院系:專業(yè):班級(jí):學(xué)號(hào): 姓名:指導(dǎo)老師:實(shí)驗(yàn)一單級(jí)放大電路的設(shè)計(jì)與仿真一.實(shí)驗(yàn)?zāi)康?.掌握放大電路靜態(tài)工作點(diǎn)的調(diào)整和測(cè)試方法。2.觀察靜態(tài)工作點(diǎn)的選擇對(duì)輸出波形的
2025-05-10 06:44
【摘要】中南大學(xué)信息院自動(dòng)化梁雪林設(shè)計(jì)中南大學(xué)EDA課程設(shè)計(jì)報(bào)告指導(dǎo)老師:張靜秋姓名:梁雪林學(xué)號(hào):0909091925專業(yè)班級(jí):自動(dòng)化0905中南大學(xué)信息院自動(dòng)化梁雪林設(shè)計(jì)目錄一、設(shè)計(jì)內(nèi)容簡介......................
2025-01-20 21:57
【摘要】 EDA實(shí)驗(yàn)報(bào)告題目:交通燈設(shè)計(jì)學(xué)院:電子工程學(xué)院專業(yè):電子信息工程
2025-06-30 22:06
【摘要】燕山大學(xué)課程設(shè)計(jì)(論文)任務(wù)書院(系):電氣工程學(xué)院基層教學(xué)單位:電子實(shí)驗(yàn)中心學(xué)號(hào)學(xué)生姓名專業(yè)(班級(jí))設(shè)計(jì)題目自動(dòng)電子鐘設(shè)計(jì)技術(shù)參數(shù)●用24小時(shí)制進(jìn)行時(shí)間顯示●能夠顯示小時(shí),分鐘●上電后從“00:00:00”開始顯示設(shè)計(jì)要求●采用6個(gè)靜態(tài)數(shù)碼管顯示時(shí)間
2024-07-30 14:05
【摘要】第一篇:EDA課程設(shè)計(jì)——數(shù)字時(shí)鐘 HefeiUniversity EDA課程綜述 論文題目:EDA課程綜述 專業(yè):09通信(2)班 姓名:唐吉祥 學(xué)號(hào):0905072035指導(dǎo)老師:查長...
2024-10-25 04:00
【摘要】EDA課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告裝訂線EDA課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告學(xué)院信息工程學(xué)院專業(yè)通信工程學(xué)號(hào)姓名任課教師2013年10月30日
2025-03-07 21:03
2025-05-29 22:18
【摘要】數(shù)字系統(tǒng)課程設(shè)計(jì)設(shè)計(jì)實(shí)驗(yàn)報(bào)告———多功能電子時(shí)鐘1目錄一、電子時(shí)鐘的功能及工作介紹...........................................11、本設(shè)計(jì)電
2024-10-30 14:18
【摘要】數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)二三態(tài)門,OC門的設(shè)計(jì)與仿真班級(jí)姓名學(xué)號(hào)指導(dǎo)老師一、實(shí)驗(yàn)?zāi)康?熟悉QuartusⅡ仿真軟件的基本操作,用邏輯圖和VHDL語言設(shè)計(jì)三態(tài)門和一個(gè)OC門。二、實(shí)驗(yàn)內(nèi)容 1.用邏輯圖和VHDL語言設(shè)計(jì)三態(tài)門,三態(tài)門的使能端對(duì)低電平有效。2.用邏輯圖和VHDL語言設(shè)計(jì)一個(gè)OC門(集電極開路門)。
2024-09-14 16:29
【摘要】數(shù)字邏輯與數(shù)字系統(tǒng)課程設(shè)計(jì)北京郵電大學(xué)課程設(shè)計(jì)報(bào)告課程設(shè)計(jì)名稱數(shù)字邏輯與數(shù)字系統(tǒng)學(xué)院計(jì)算機(jī)指導(dǎo)教師班級(jí)班內(nèi)序號(hào)學(xué)號(hào)學(xué)生姓名成績0740706071147馬釗0740714071155袁泉0740721071162楊晨笛0740729071170羅亞群
2024-09-14 00:16
【摘要】多功能數(shù)字時(shí)鐘的設(shè)計(jì)1緒論本次設(shè)計(jì)的目的就是在掌握EDA實(shí)驗(yàn)開發(fā)系統(tǒng)的初步使用基礎(chǔ)上,了解EDA技術(shù),加深對(duì)計(jì)算機(jī)體系結(jié)構(gòu)的理解。通過學(xué)習(xí)的VHDL語言結(jié)合電子電路的設(shè)計(jì)知識(shí)理論聯(lián)系實(shí)際,掌握所學(xué)的課程知識(shí),學(xué)習(xí)VHDL基本單元電路的綜合設(shè)計(jì)應(yīng)用。通過對(duì)實(shí)用數(shù)字鐘的設(shè)計(jì),鞏固和綜合運(yùn)用計(jì)算機(jī)原理的基本理論和方法,理論聯(lián)系實(shí)際,提高設(shè)計(jì)、分析、解決計(jì)算機(jī)技術(shù)實(shí)際問題的獨(dú)
2024-09-13 02:54
【摘要】南京理工大學(xué)EDA(II)實(shí)驗(yàn)報(bào)告基于QuartusII設(shè)計(jì)多功能數(shù)字鐘年級(jí):2020級(jí)學(xué)號(hào):姓名:
2025-01-13 08:13