【正文】 過這次實驗，我了解了一般數(shù)字時鐘的構(gòu)成 原理。（ 12 學時） 設(shè)計考核驗收，寫課程設(shè)計報告。實驗的難度循序漸進。其內(nèi)部結(jié)構(gòu)如下圖。時間持續(xù) 1 秒鐘。只要輸入連續(xù)時鐘 CLK，就能實現(xiàn)吧個顯示器掃描顯示。以計數(shù)器構(gòu)成計時部件，通過分頻器分出的 1HZ 脈沖計時，調(diào)用動態(tài)顯示電路顯示，通過整點報時電路控制蜂鳴器。 15 1 EDA與數(shù)字系統(tǒng)課程設(shè)計報告書 專 業(yè)（班 級）： 自動化 2021級 姓 名（學 號）： 丁興宇 20211965 指 導 教 師： 劉春 朱維勇 胡存剛 指 導 單 位： 電氣與自動化工程學院 2 目錄 中文摘要 英文摘要 實驗一 9 數(shù)字時鐘實驗 一． 設(shè)計說明 主體二：主要涉及模 60 與模 24 計數(shù)器、顯示控制電路、 4 個數(shù)據(jù)比較器 。 利用人眼的視覺慣性，掃描頻率應該大于 50HZ，根據(jù)計數(shù)器的分頻關(guān)系，實際掃描頻率 CLK 應該大于 200HZ 左右?？梢钥吹降氖?，上圖中有個 CL 信號。 它 主要 由 8 個與門， 4 個或門，一個非門 組成。為后來自己設(shè)計數(shù)字時鐘打下基礎(chǔ)。 (2學時 ) 主要參考文 獻 1 李國麗編，《 EDA 與數(shù)字系統(tǒng)設(shè)計》， 2021 2 王金明編，《數(shù)字系統(tǒng)設(shè)計與 Verilog HDL》電子工業(yè)出版社， 2021 3 閻石，《數(shù)字電子技術(shù)基礎(chǔ)》 高教出版社， 2021 指導教師意 見 按照設(shè)計進度計劃要求完成每一步任務 備注 24 合 肥 工 業(yè) 大 學 課程設(shè)計審閱 /答辯成績評定書 學生姓名 課題名稱： 指導教師過程檢查評語： 指導教師簽字： 年 月 日 指導教師評語： 建議成績： 指導教師簽字： 年 月 日 系或?qū)I(yè)答辯組評語： 成績： 負責人 (組長 )簽字： 年 月 日 25 。想了一天，沒有結(jié)果 ，最后還是晚上在宿舍與室友討論時，得到結(jié)果的。當 SET 為 1 時，上面 4 個與門接受 a1,a2,a3,a4 四個信號。下面會有解釋。其中秒位與分位均為 60 進制計時，時位為 24 進制計時。 4 英文摘要 (Abstract) This article is based on Altera MAX + Plus2 software pany produced and the corresponding ALTERA FLEX EPF10K10LC844 experimental platform to plete the digital c