eda數(shù)字時鐘實(shí)驗(yàn)報(bào)告-wenkub
2023-03-14 16:42:09 本頁面
【正文】 指 導(dǎo) 單 位： 電氣與自動化工程學(xué)院 2 目錄 中文摘要 英文摘要 實(shí)驗(yàn)一 6 實(shí)驗(yàn)二 7 實(shí)驗(yàn)三 8 實(shí)驗(yàn)四 9 數(shù)字時鐘實(shí)驗(yàn) 一． 設(shè)計(jì)說明 16 三． 管腳分布 20 參考文獻(xiàn) 22 3 中文摘要 本文是基于 Altera 公司出品 MAX+Plus2 軟件以及相應(yīng)的 ALTERA FLEX EPF10K10LC844 實(shí)驗(yàn) 平臺完成的數(shù)字時鐘實(shí)驗(yàn)，使我們清楚地了解到我們身邊的數(shù)字時鐘的功能是怎樣實(shí)現(xiàn)的。 主體二：主要涉及模 60 與模 24 計(jì)數(shù)器、顯示控制電路、 4 個數(shù)據(jù)比較器 。 8 實(shí)驗(yàn)三 題目： 同步十進(jìn)制加法計(jì)數(shù)器 內(nèi)容：用 74161實(shí)現(xiàn)十進(jìn)制加法計(jì)數(shù)器。 a、 正常計(jì)時狀態(tài)（ RESET、 A 都為 1）：此狀態(tài)下數(shù)碼管顯示當(dāng)前的時間， K1 為校 時 開關(guān)， K2 為校分 開關(guān)，校分、校時都是以 1HZ的信號進(jìn)行快速到位的。此時，只有一個顯示器點(diǎn)亮。 利用人眼的視覺慣性，掃描頻率應(yīng)該大于 50HZ，根據(jù)計(jì)數(shù)器的分頻關(guān)系，實(shí)際掃描頻率 CLK 應(yīng)該大于 200HZ 左右。秒向分進(jìn)位，分向時進(jìn)位，這樣把兩個模60 和一個模 24 計(jì)數(shù)器級聯(lián)就可以得到時鐘的計(jì)時電路。 RESET 是置零， CLK 是脈沖信號。并且選擇了 3 個輸入的與非門來連接 74 160的 Q Q0 輸出端和 74161 的 Q5 輸出端?？梢钥吹降氖?，上圖中有個 CL 信號。 組成 鬧鐘有一個存儲電路（由兩個計(jì)數(shù)器組成），計(jì)數(shù)器由兩個開關(guān)控制，用來對鬧鐘的分鐘和時鐘設(shè)定，當(dāng)開關(guān)都打到不送脈沖的狀態(tài)，兩個計(jì)數(shù)器都保持，從而達(dá)到存儲的目的。 塊 電路主要由 24 進(jìn)制和 60 進(jìn)制的計(jì)數(shù)器組成。 17 封裝后的電路圖如上。 它 主要 由 8 個與門， 4 個或門，一個非門 組成。然后 a1,a2,a3,a4再經(jīng)過四個或門輸出。都相等時，都由 AEBO 輸出 1。 三．管腳分布 20 四 ．討論與心得 本次 實(shí)驗(yàn)課程共六天時間。為后來自己設(shè)計(jì)數(shù)字時鐘打下基礎(chǔ)。并且學(xué)會與同學(xué)共同發(fā)現(xiàn)問題，討論問題，解決問題。（ 4學(xué)時） 實(shí)驗(yàn)二：圖形設(shè)計(jì)輸入 38 譯碼器 , 同步十進(jìn)制加法計(jì)數(shù)器、同步六十進(jìn)制計(jì)數(shù)器。（ 4 學(xué)時） 實(shí)驗(yàn)四：完成掃描顯示 141， 142。 (2學(xué)時 ) 主要參考文 獻(xiàn) 1 李國麗編，《 EDA 與數(shù)字系統(tǒng)設(shè)計(jì)》， 2021 2 王金明編，《數(shù)字系統(tǒng)設(shè)計(jì)與 Verilog HDL》電子工業(yè)出版社， 2021 3 閻石，《數(shù)字電子技術(shù)基礎(chǔ)》 高教出版社， 2021 指導(dǎo)教師意 見 按照設(shè)計(jì)進(jìn)度計(jì)劃要求完成每一步任務(wù) 備注 24 合 肥 工 業(yè) 大 學(xué) 課程設(shè)計(jì)審閱 /答辯成績評定書 學(xué)生姓名 課題名稱
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號-1