基于eda的數(shù)字時(shí)鐘課程設(shè)計(jì)報(bào)告-在線瀏覽
2025-01-20 21:57本頁面
【正文】 Hz）。整個(gè)數(shù)字計(jì)時(shí)器的計(jì)數(shù)部分共包括六位：時(shí)十位、時(shí)個(gè)位、分十位、分個(gè)位、秒十位和秒個(gè)位。因?yàn)閷?shí)驗(yàn)中只用一個(gè)譯碼顯示單元， 7 個(gè) 7 段碼（ 6 個(gè)用于顯示時(shí)分秒，一個(gè)顯示星期），所以通過 4 個(gè) 7 選一MUX 和一個(gè) 38 譯碼器配合，根據(jù)計(jì)數(shù)器的信號進(jìn)行數(shù)碼管的動態(tài)顯示。只需使清零開關(guān)按下時(shí)各計(jì)數(shù)器的清零端均可靠接入有效電平（本實(shí)驗(yàn)中是低電平），而清零開關(guān)斷開時(shí)各清零端均接入無效電平即可。其基本原理是通過邏輯門電路控制分計(jì)數(shù)器的計(jì)數(shù)脈沖，當(dāng)校分校時(shí)開關(guān)斷開時(shí)，計(jì)數(shù)脈沖由低位計(jì)數(shù)器提供；當(dāng)按下校分校時(shí)開通時(shí)，既可以手動觸發(fā)出發(fā)式開關(guān)給進(jìn)位脈沖，也可以有恒定的 1Hz 脈沖提供恒定的進(jìn)位信號，計(jì)數(shù)器在此脈沖驅(qū)動下可快速計(jì)數(shù)。 保持功能是通 過邏輯門控制秒計(jì)數(shù)器輸入端的 1Hz 脈沖實(shí)現(xiàn)的。 整點(diǎn)報(bào)時(shí)功能可以通過組合邏輯電路實(shí)現(xiàn)。 四、各個(gè) 模塊設(shè)計(jì)原理 中南大學(xué)信息院自動化梁雪林設(shè)計(jì) 總體 的頂層 原理圖如下： 分頻電路模塊設(shè)計(jì) 一、原理圖： 二、 源代碼 : Library ieee。 Use 。 clk1k : OUT STD_LOGIC。 clk1hz:OUT STD_LOGIC )。 Architecture one of fenp is 中南大學(xué)信息院自動化梁雪林設(shè)計(jì) Signal F1k:STD_LOGIC。 signal F1:std_logic。 variable t12:std_logic_vector(2 downto 0)。 begin if clk=39。 and clk39。139。 1100=4 fen ping else t1:=t1+1。039。 1111 1001 11110000 0000 0000=4000 fen ping if t12=111 then F500=39。t12:=000。F500=39。 111000=8 fen ping end if。139。 1100=4 fen ping else t13:=t13+1。039。 end if。 p2:process(F1k,F500,F1) variable t2:std_logic。 variable t23:std_logic。event and F1k=39。 then t2:=not t2。139。139。039。 end if。event and F500=39。 then t22:=not t22。139。139。039。 end if。event and F1=39。 then t23:=not t23。139。139。039。 end if。 end。從而可以對講計(jì)數(shù)頻率偶數(shù)次分頻，且輸出方波，占空比 50%； 秒計(jì)時(shí)器模塊設(shè)計(jì) 一、電路原理： 二、源代碼： library ieee。 中南大學(xué)信息院自動化梁雪林設(shè)計(jì) use 。 Entity second1 is port(clk1s:in std_logic。 sec2,sec1:buffer std_logic_vector(3 downto 0)。 end second1。039。 sec2=0000。039。event and clk1s=39。 then if (sec1=1001 and sec2=0101) then jidao 59s sec2=0000。 sec0=39。 elsif (sec1=1001) then jidao 9s sec1=0000。 sec0=39。 else sec1=sec1+1。039。 end if。 end。 use 。 use 。 miao jinwei clk1s:in std_logic。 jiao feng kongzhi min2,min1:buffer std_logic_vector(3 downto 0)。 end。 begin pclkm:process(clkm,clk1s,setm) begin if setm=39。 then clkx=clk1s。 end if。 pcontm:process(clkx) begin if clkx39。139。 min2=0000。139。 min2=min2+1。039。 minco=39。 end if。 end process。、 三、時(shí)序仿真： 四、功能說明： 對輸入的秒進(jìn)位進(jìn)行計(jì)數(shù)，記滿 59min 時(shí)產(chǎn)生進(jìn)位信號 minco，正常分計(jì)數(shù)值由兩組 4位 BCD 碼送出，用于數(shù)碼管顯示； setm 引入快速計(jì)分信號 1Hz； 小時(shí)計(jì)時(shí)器模塊設(shè)計(jì) 一、 原理圖： 二、源代碼： library ieee。 use 。 entity hour1 is port(clkh:in std_logic。 seth:in std_logic。 end。 begin pclkh:process(clkh,clk1s,seth) begin if seth=39。 then clky=clk1s。 end if。 pconth:process(clky) begin if clky39。139。 hou2=0000。 hou2=hou2+1。 end if。 end process。 三、時(shí)序仿真： 中南大學(xué)信息院自動化梁雪林設(shè)計(jì) 四、功能說明 對輸入的分計(jì)數(shù)進(jìn)位脈沖進(jìn)行計(jì)數(shù)；輸出 2 組 4 位 BCD 碼，用于數(shù)碼管顯示； seth 引入 1Hz 脈沖對小時(shí)進(jìn)行快速計(jì)數(shù)； 報(bào)時(shí)模塊設(shè)計(jì) 一、 原理圖： 中南大學(xué)信息院自動化梁雪林設(shè)計(jì) 二、 源代碼： library ieee。 use 。 entity alarm1
高考資料相關(guān)推薦
鄂ICP備17016276號-1