【正文】 化，以得到易于實(shí)現(xiàn)的結(jié)果，因此，最終設(shè)計(jì)和原始設(shè)計(jì)之間在邏輯實(shí)現(xiàn)和時(shí)延方面具有一定的差異。 由于目標(biāo)系統(tǒng)的 PCB板的修改代價(jià)很高，用戶一般希望能固定引出端分配的前提下對(duì)電路進(jìn)行修改。 早期的 FPGA芯片不 能實(shí)現(xiàn)存儲(chǔ)器、模擬電路等一些特殊形式的電路。但這些結(jié)構(gòu)要么利用率不高，要么不符合設(shè)計(jì)者的需要。 盡管 FPGA實(shí)現(xiàn)了 ASIC設(shè)計(jì)的硬件仿真，但是由于 FPGA和門(mén)陣列、等傳統(tǒng) ASIC形式的延時(shí)不盡相同，在將 FPGA設(shè)計(jì)轉(zhuǎn)向其他 ASIC設(shè)計(jì)時(shí)標(biāo)準(zhǔn)單元仍然存在由于延時(shí)不匹配造成設(shè)計(jì)失敗的可能性。 硬件描述語(yǔ)言具有以下幾個(gè)優(yōu) 6 點(diǎn) :設(shè)計(jì)技術(shù)齊全，方法靈活，支持廣泛。 采用系統(tǒng)早期仿真，在系統(tǒng)設(shè)計(jì)早期就發(fā)現(xiàn)并排除存在的問(wèn)題。 與標(biāo)準(zhǔn)，規(guī)范，易于共享和復(fù)用。 VHDL語(yǔ)言設(shè)計(jì)步驟 利用 VHDL語(yǔ)言進(jìn)行設(shè)計(jì)可分為以下幾個(gè)步驟 : 設(shè)計(jì)要求的定義。 用 VHDL仿真器對(duì) VHDL原代碼進(jìn)行功能仿真。 配置將綜合優(yōu)化處理后得到的優(yōu)化了的網(wǎng)絡(luò)表，安放到前面選定的 CPLD或 FPGA目標(biāo)器件之中，這一過(guò)程成為配置。 器件編程。 系統(tǒng)硬件描述能力強(qiáng)。 方便 ASIC移植。其中最典型的應(yīng)用便是自來(lái)水表、電表、管道煤氣表等三表的集中自動(dòng)抄表系統(tǒng)。傳統(tǒng)的計(jì)量器采用各自獨(dú)立的感應(yīng)式計(jì)量表，這種抄表器有很多弊端，諸如必須逐門(mén)入戶抄表，收費(fèi)困 難，易造成漏抄、誤抄或多抄，需投入大量的抄表統(tǒng)計(jì)人員，而且存在抄表效率低、速度慢、成本高等問(wèn)題。本設(shè)計(jì)的抄表系統(tǒng)，它可把多用戶的水量用量集中記錄在一部表中，而且采用多用戶聯(lián)網(wǎng)的形式，進(jìn)行集中抄寫(xiě)，數(shù)據(jù)統(tǒng)計(jì)簡(jiǎn)單，費(fèi)用收繳周期可以大幅度的縮減。由此設(shè)計(jì)了一套遠(yuǎn)傳抄表系統(tǒng)。 抄表系統(tǒng)基本工作原理 :利用電子技術(shù)和傳感技術(shù)，對(duì)傳統(tǒng)電表、水表、氣表加以改進(jìn)，使其成為遠(yuǎn)傳表，在戶外裝一套計(jì)量系統(tǒng)，將每一個(gè)計(jì)量表傳感器傳出的數(shù)據(jù)，送到每個(gè)表的采集器存儲(chǔ)，經(jīng)過(guò)函數(shù)變換送到智能電路單元，各單元通過(guò)數(shù)據(jù)總線并聯(lián)，在數(shù)據(jù)總線上任何一點(diǎn)皆可以與計(jì)算機(jī)通訊，自動(dòng)抄收三表數(shù)據(jù)。 (1)遠(yuǎn)傳檢測(cè)表頭 :通過(guò)對(duì)現(xiàn)有電表、水表、煤氣表加裝傳感器，使其既能就地顯示計(jì)量數(shù)據(jù)，又能產(chǎn) 生相關(guān)計(jì)量脈沖信號(hào)的新型計(jì)量表具。遠(yuǎn)傳檢測(cè)表頭均為機(jī)械轉(zhuǎn)盤(pán)式，將磁感應(yīng)探頭裝在檢測(cè)表頭的某一刻度上，并通過(guò)磁屏蔽防止外界磁場(chǎng)的干擾后，便將一臺(tái)一次表改制成遠(yuǎn)傳檢測(cè)表頭。例如，在現(xiàn)有轉(zhuǎn)盤(pán)計(jì)數(shù)的水表中加 7 裝霍爾元件和磁鐵，即可構(gòu)成基于磁電轉(zhuǎn)換技術(shù)的傳感器，霍爾元件固定安裝在計(jì)數(shù)轉(zhuǎn)盤(pán)附近，永磁鐵安裝在計(jì)數(shù)盤(pán)上，則當(dāng)轉(zhuǎn)盤(pán)每轉(zhuǎn)一圈，永磁鐵經(jīng)過(guò)霍爾元件一次。 (2)數(shù)據(jù)抄表器 :其主要功能是采集檢測(cè)表頭數(shù)據(jù)，累積表頭數(shù)據(jù)，通過(guò)系統(tǒng)總線上傳至上位控制器。為保障系統(tǒng)的安全性及可靠性，數(shù)據(jù)采集器應(yīng)具有表底數(shù)據(jù)及采集數(shù)據(jù)的存儲(chǔ)功能。上位控制器主要功能是，對(duì)數(shù)據(jù)采集器硬件設(shè)備管理，歷史數(shù)據(jù)存儲(chǔ)、累積，采集器數(shù)據(jù)顯示、打印等功能。一個(gè)抄表器可以記錄一戶的用水量，同時(shí)循環(huán)顯示各戶現(xiàn)在的用水量。 [16] 其次是探討用 VHDL實(shí)現(xiàn)數(shù)字系統(tǒng)設(shè)計(jì)應(yīng)當(dāng)注意的方面。 最后注意編碼的效率，以求速度和功耗的最優(yōu)化。 第一種方案 : 采用以 80C31為核心的單片機(jī)擴(kuò)展系統(tǒng)。用外設(shè)對(duì)系統(tǒng)初始化設(shè)置和數(shù)據(jù)抄錄，初始化設(shè)置包括系統(tǒng)編號(hào)、水表常數(shù)和表底數(shù)設(shè)置，系統(tǒng)依據(jù)這些參數(shù)進(jìn)行水量轉(zhuǎn)換。下圖為原理框圖 : 圖 21 原理框圖 主要功能 : 具有戶內(nèi)戶外兩套顯示，且數(shù)據(jù)一致。 CPU （單 片 機(jī)） 鍵盤(pán)接口電路 數(shù)據(jù)存儲(chǔ)器 脈沖復(fù)位 時(shí)鐘電路 顯示電路 電源監(jiān)視 看 門(mén) 狗 通信電路 8 顯示儀可通過(guò)鍵盤(pán)送入初值。 八位數(shù)據(jù)顯示，整數(shù)位與小數(shù)位任意設(shè)定，可顯示八戶的戶號(hào)及用各自用水量。 停電數(shù)據(jù)自動(dòng)保護(hù)功能。這種設(shè)計(jì)方法采用單片機(jī)和 CPLD或 FPGA相結(jié)合的方法 ，既能兼顧單片機(jī)技術(shù)比較成熟。 第三種方案 : 完全采用 CPLD或 FPGA器件。在以上兩種設(shè)計(jì)方案中，控制器都是采用的 51系列的單片機(jī)，然后外圍一些電路，構(gòu)成一個(gè)完整的單片機(jī)系統(tǒng)。與以上兩種方案比較，這種設(shè)計(jì)方法使整個(gè)系統(tǒng)更加小型化，大大縮小了體積，易于管理和屏蔽。但現(xiàn)在 CPLD或 FPGA價(jià)格相對(duì)單片機(jī)來(lái)說(shuō)偏高，而且現(xiàn)階段應(yīng)用并不是很廣泛。現(xiàn)代電子產(chǎn)品的設(shè)計(jì)，離不開(kāi) EDA技術(shù)。 用 FPGA實(shí)現(xiàn)水表抄表器 [18] 傳統(tǒng)的水表抄表器一般是由分離元件搭接而成的。相對(duì)于以前用分離元件搭接起來(lái)的集中抄表器，單片機(jī)控制的集中抄表器在測(cè)量精度和測(cè)量速度上都有了很大的提高。若在增加別的器件，以彌補(bǔ)單片機(jī)的不足，不僅會(huì)大大增加系統(tǒng)的復(fù)雜性，而且不利于系統(tǒng)的集成化。因此用 FPGA來(lái)實(shí)現(xiàn)抄表器從根本上解決了單片機(jī)的先天性限制問(wèn)題。 易于升級(jí)、換代，靈活適用于各種場(chǎng)合。 水表抄表器的 VHDL設(shè)計(jì) 由圖 22所示，可以把它分為以下四個(gè)模塊 :控制模塊、計(jì)數(shù)模塊、存儲(chǔ)數(shù)據(jù)的存儲(chǔ)模塊、顯示數(shù)據(jù)的顯示模塊。存儲(chǔ)模塊的 復(fù)位信號(hào)由控制模塊提供，它從計(jì)數(shù)模塊接受到新的計(jì)數(shù)結(jié)果，測(cè)量結(jié)果經(jīng)存儲(chǔ)后送模塊顯示，顯示模塊從存儲(chǔ)模塊得到結(jié)果。 計(jì)數(shù)模塊 COUNTER:計(jì)數(shù)模塊是整個(gè)抄表器的核心部分，它通過(guò)對(duì)被測(cè)脈沖計(jì)數(shù)來(lái)進(jìn)行測(cè)量。模塊在當(dāng)計(jì)數(shù)器計(jì) 數(shù)完成并且測(cè)量結(jié)果輸出信號(hào) TKEEP上的結(jié)果穩(wěn)定后，才輸出使能信號(hào) OUTEN，使得存儲(chǔ)模塊可以讀取測(cè)量結(jié)果，從而保證了所讀測(cè)量結(jié)果的準(zhǔn)確性。工作過(guò)程如下 :存儲(chǔ)模塊從控制模塊接受系統(tǒng)開(kāi)始信號(hào) START，還從計(jì)數(shù)模塊接受使能信號(hào) WREN和測(cè)量結(jié)果信號(hào) TKEEP。當(dāng) RDEN到來(lái)時(shí)，結(jié)果信號(hào) TKEEP被送到存儲(chǔ)芯片上。模塊從控制模塊接受模塊輸入復(fù)位信號(hào) SYSSTART對(duì)模塊進(jìn)行復(fù)位操作。模塊同時(shí)從存儲(chǔ)模塊接受模塊輸入測(cè)量結(jié)果信號(hào) DATA。模塊輸出的各個(gè)數(shù)碼管選通信號(hào) GATE1GATE3為各個(gè)數(shù)碼管的選通信號(hào)，當(dāng)某一選通信號(hào)為高電平時(shí)，表示該選通信號(hào)對(duì)應(yīng)的數(shù)碼管被選中有效，可 以進(jìn)行顯示操作。 3. 水表抄表器程序的模塊化處理 集中抄表器系統(tǒng)共分為四個(gè)模塊 :控制模塊、計(jì)數(shù)模塊、存儲(chǔ)模塊和顯示模塊。 控制模塊 [7] 10 控制模塊是整個(gè)系統(tǒng)的控制部分，它控制著其他四個(gè)模塊的工作。 KONGZHI 圖 31控制模塊的模塊圖 模塊輸入、輸 出 控制模塊的輸入信號(hào)有 : RESET:為系統(tǒng)復(fù)位信號(hào)。 SYSSTART:為系統(tǒng)開(kāi)始測(cè)量脈沖信號(hào)。其中， SYSSTART的脈沖寬度要大于模塊中所有時(shí)鐘 (經(jīng)分頻電路分頻后得到 )的一個(gè)周期。它標(biāo)志著存儲(chǔ)模塊已經(jīng)從計(jì)數(shù)模塊取得此次測(cè)量的結(jié)果。 BASECLK:為基準(zhǔn)時(shí)鐘，它由外加的晶振所提供。它由系統(tǒng)復(fù)位信號(hào) RESET產(chǎn)生，主要為計(jì)數(shù) 模塊、顯示模塊的復(fù)位。 STOP:為存儲(chǔ)停止信號(hào)，它由反饋信號(hào) FLAG產(chǎn)生。當(dāng) RESET變?yōu)楦唠娖?(RESET=‘ 1’ )時(shí)，先對(duì)控制模塊內(nèi)的變量進(jìn)行復(fù)位，然后輸出RESETOUT脈沖信號(hào)，對(duì)其它模塊進(jìn)行復(fù)位操作。EVENT ANDSYSSTART=‘ 139。)，若不是，則輸出測(cè)量開(kāi)始脈沖信號(hào) STARTCUNCHU、當(dāng)要結(jié)束正在進(jìn)行的測(cè)量，開(kāi)始另外一次新的測(cè)量時(shí)，需要給控制模塊施加系統(tǒng)復(fù)位信號(hào)，然后再施加開(kāi)始測(cè)量脈沖信號(hào) STARTCUNCHU，開(kāi)始新一輪測(cè)量，同時(shí)送到存儲(chǔ)模塊，以使存儲(chǔ)模塊能夠再次輸出反饋信號(hào) FLAG。 計(jì)數(shù)模塊 [7][15] 計(jì)數(shù)模塊是整個(gè)系統(tǒng)的核心模塊，測(cè)量的主要工作由它來(lái)完成，它通過(guò)計(jì)數(shù)器對(duì)被測(cè)信號(hào)基準(zhǔn)時(shí)間內(nèi)進(jìn)行計(jì)數(shù)來(lái)測(cè)量，其模塊圖如圖 33所示 : 開(kāi) 始 Reset=’1’? sysstart ‘event and sysstart=’1’? Flag event And flag=‘1’? Reset= ’1’? Sysstart是否啟動(dòng)？ 變 量 復(fù) 位 Resetout=’1’ 輸 出 12 COUNTER 圖 33 計(jì)數(shù)模塊的模塊圖 模塊輸入、輸出 由圖 33可知，計(jì)數(shù)模塊的輸入模塊信號(hào)有 : CHECLK:為被測(cè)的信號(hào)。 RESET:為計(jì)數(shù)脈沖的輸入復(fù)位信號(hào)。 輸出信號(hào) : TKEEP：為計(jì)數(shù)模塊的測(cè)量結(jié)果輸出信號(hào)。 OUTEN:為計(jì)數(shù)模塊的輸出使能信號(hào)。只有當(dāng)測(cè)量結(jié)果輸出信號(hào) TKEEP上的結(jié)果正確、穩(wěn)定后，計(jì)數(shù)模塊才輸出使能信號(hào) OUTEN (OUTEN=‘ 1’ )，讓存儲(chǔ)模塊讀取測(cè)量結(jié)果，確保了數(shù)據(jù)傳輸?shù)恼_。 模塊流程 其流程如圖 34所示 : 圖 34 計(jì)數(shù)模塊流程圖 開(kāi) 始 Reset=’1’? 輸出使能信號(hào) outen=’1’ 輸出計(jì)數(shù)結(jié)果 模 塊 復(fù) 位 RESET OUTEN CLK TKEEP1[3..0] TKEEP2[3..0] CHECLK TKEEP3[3..0] 13 存儲(chǔ)模塊 [7] 存儲(chǔ)模塊主要是對(duì)計(jì)數(shù)模塊輸出的計(jì)數(shù)結(jié)果進(jìn)行存儲(chǔ)，因此存儲(chǔ)模塊是一個(gè)必要的模塊。 WREN:為存儲(chǔ)模塊寫(xiě)入的使能信號(hào)。 START:為存儲(chǔ)模塊輸入的系統(tǒng)開(kāi)始信號(hào)，它來(lái)源于控制模塊輸出的輸出脈沖信號(hào)。 輸出信號(hào)有 : SDA:為存儲(chǔ)模塊輸出的 IIC總線信號(hào)，它將被送到 EEPROM器件。 FLAG:為存儲(chǔ)模塊輸出的標(biāo)志信號(hào)，它標(biāo)志著存儲(chǔ)模塊已經(jīng)存儲(chǔ)完畢，可以進(jìn)行下一輪的存儲(chǔ)。 模塊流程 存儲(chǔ)模塊首先檢測(cè)模塊的系統(tǒng)開(kāi)始信號(hào) START是否為高電平，若是則檢測(cè)寫(xiě)入使能信號(hào) WREN，當(dāng)使能信號(hào) WREN到來(lái)時(shí)，意味著模塊輸入的結(jié)果信號(hào) IIDATAIN上的數(shù)據(jù)已經(jīng)準(zhǔn)備就緒，模塊才開(kāi)始從IIDATAIN上讀取數(shù)據(jù)，保證了測(cè)量結(jié)果讀取的準(zhǔn)確性。再檢測(cè)讀出使能信號(hào) RDEN，當(dāng)使能信號(hào) RDEN到來(lái)時(shí)，意味著數(shù)據(jù)將要送到 EEPROM器件，然后模擬 II總線的起始信號(hào)，開(kāi)始存儲(chǔ) 4位數(shù)據(jù)的最高位，依次左移，直到 4位傳送完畢，然后發(fā)應(yīng)答信號(hào)，然后模擬 IIC總線的終止信號(hào)，停止一個(gè)字節(jié)的存儲(chǔ)，同時(shí)開(kāi)始下一字節(jié)的存儲(chǔ)。 CLK START STOP FLAG WREN SDA RDEN SCL IIDATAIN1[3..0] IIDATAIN2[3..0] IIDATAIN3[3..0] 14 開(kāi) 始S ta r t= ’1 ’?W r e n= ’1 ’?數(shù)據(jù)輸入R de n= ’1 ’?模擬 IIC 總線起始信號(hào)存儲(chǔ)一個(gè)字節(jié)的數(shù)據(jù)模擬總線終止信號(hào)停 止 存 儲(chǔ)發(fā)應(yīng)答信號(hào)stop = ’1 ’? 15 顯示模塊 [7] 顯示模塊主要用于測(cè)量結(jié)果的數(shù)碼管顯示。其模塊圖如圖 37所示 : DISPLAY1 圖 37 顯示模塊模塊圖 模塊輸入、輸出 由圖 37可知，顯示模塊的輸入信號(hào)有 : CLKDISP: 為顯示模塊輸入的基準(zhǔn)時(shí)鐘。 CLKDISP：經(jīng)分頻后，生成頻率為 100K的時(shí)鐘，主要用于數(shù)碼管的循環(huán)顯示。顯示模塊將對(duì)測(cè)量結(jié)果用數(shù)碼管適時(shí)顯示出來(lái)。 DIGITOUT:為顯示模塊輸出的數(shù)據(jù)信號(hào)，它的信號(hào)寬度為 7位，分別對(duì)應(yīng)于數(shù)碼管的 7個(gè)顯示段。 模塊流程 顯示模塊首先從顯示模塊輸入的測(cè)量結(jié)果信號(hào) DATAOUT上得到的用二進(jìn)制表示的測(cè)量結(jié)果轉(zhuǎn)換為用BCD碼表示，以便下一步用數(shù)碼管顯示。)，若是，則對(duì)整個(gè)模塊進(jìn)行復(fù)位操作。模塊首先測(cè)量結(jié)果的個(gè)數(shù)位 (即選通位信號(hào) GATE1=‘ 139。模塊在顯示測(cè)量結(jié)果的各個(gè)數(shù)字時(shí)采用的相同的方法 :即在時(shí)鐘作用下，第一次根據(jù) DIGITOUT決定是否點(diǎn)亮數(shù)碼管的第一個(gè)顯示段 。以次類推，第七次根據(jù) DIGITOUT決定是否點(diǎn)亮數(shù)碼管的一、二、三、四、五、六、七個(gè)顯示段。顯示完個(gè)數(shù)位后，模塊接著顯示十位數(shù)、百位數(shù)。從而實(shí)現(xiàn)測(cè)量結(jié)果的循環(huán)顯示。 、輸出 系統(tǒng)的輸入信號(hào)有 : CLK:為系統(tǒng)輸入的基準(zhǔn)時(shí)鐘信號(hào)，它將同時(shí)作用于系統(tǒng)的四個(gè)分離模塊。 RESET:為系統(tǒng)輸入的復(fù)位信號(hào) (高電平有效 )，作用于控制模塊的復(fù)位信號(hào) RESET SYSSTART:為系統(tǒng)輸入的開(kāi)始測(cè)量脈沖信號(hào)，作用于控制模塊的開(kāi)始測(cè)量脈沖信號(hào) SYSSTART 輸出信號(hào)有 : GATE 1GATE3:為系統(tǒng)輸出的各個(gè)數(shù)碼管選通信號(hào) (低電平有效 )，即顯示模塊輸出信 號(hào)，各個(gè)數(shù)碼管選通信號(hào) GATE 1GATESDIGITOUT:為系統(tǒng)輸出的數(shù)據(jù)信號(hào)，用于顯示。其中 CLK為整個(gè)系統(tǒng)的基準(zhǔn)時(shí)鐘