【正文】 其次此模塊還應(yīng)包括七段顯示器掃描輸出電路模塊，為了節(jié)省 3個顯示器顯示所需的電流消耗，利用視覺暫留原理讓七段顯示器輪流顯示。 USE 。 END IF。 STATE=T0。 SCL=‘ 139。 SDA=SDAREG。 WHEN T1= SCL=‘ 1’ 。 ELSE SDAREG=‘ 1’ 。 SCL=‘ 1’ 。 CASE SEL IS WHEN 00=IIDATA=REGDATA1。 BEGIN P1:PROCESS(START,WREN) BEGIN IF START= ‘ 1’ THEN IF WREN= ‘ I’ THEN REGDATA1=IIDATAIN1。 SIGNAL CMDREG: STD_LOGIC。 USE 。 TKEEP3=TCOU3。 END PROCESS。 END IF。TCOU2=0000。 SIGNAL TCOU3:STD_LOGIC_VECTOR(3 DOWNTO 0)。 OUTEN: OUT STD_LOGIC。 END BEHAV。 ELSIE RESET=‘ O’ THEN KRESETOUT=‘ 139。 END KONGZHI3。 USE 。在畢業(yè)設(shè)計中給了我很多的幫助，是我今后工作學習的榜樣。同時在基本電路模塊基礎(chǔ)上，不必修改硬件電路，通過修改 VHDL源程序，增加一些新功能，滿足不同用戶的 雖然設(shè)計完成了其邏輯功能，但是整個設(shè)計還存在許多可改進之處 : 首先，邏輯綜 合過程中，系統(tǒng)優(yōu)化的許多約束條件是相互關(guān)聯(lián)的，須反復(fù)設(shè)定約束條件，以求設(shè)計芯片面積、功耗減小。 DIGITOUT:為系統(tǒng)輸出的數(shù)據(jù)信號。 DATAIN3: INPUT輸入的百位測量結(jié)果。 STOP: INPUT控制器的停止信號，來自于控制模塊的輸出信號 STOP。 IIC總線上的數(shù)據(jù)傳送格式 IIC總線上傳送的每一個字節(jié)均為 8位，但每啟動一次 IIC總線，其后的數(shù)據(jù)傳輸字節(jié)數(shù)是沒有限制的。在標準 IIC模式下數(shù)據(jù)下傳送速率可達 1OOKBIT/S,高速模式下可達 40OKBIT/S。 STARTCUNCHU: OUTPUT存儲開始信號，主要控制存儲模塊的開始存儲。但從控制的準確度和連貫性考慮，用第一種較好。系統(tǒng)連續(xù)不間斷的測量，保證測量的準確性。 RESET:為系統(tǒng)輸入的復(fù)位信號 (高電平有效 )，作用于控制模塊的復(fù)位信號 RESET SYSSTART:為系統(tǒng)輸入的開始測量脈沖信號，作用于控制模塊的開始測量脈沖信號 SYSSTART 輸出信號有 : GATE 1GATE3:為系統(tǒng)輸出的各個數(shù)碼管選通信號 (低電平有效 )，即顯示模塊輸出信 號，各個數(shù)碼管選通信號 GATE 1GATESDIGITOUT:為系統(tǒng)輸出的數(shù)據(jù)信號，用于顯示。以次類推，第七次根據(jù) DIGITOUT決定是否點亮數(shù)碼管的一、二、三、四、五、六、七個顯示段。 模塊流程 顯示模塊首先從顯示模塊輸入的測量結(jié)果信號 DATAOUT上得到的用二進制表示的測量結(jié)果轉(zhuǎn)換為用BCD碼表示，以便下一步用數(shù)碼管顯示。其模塊圖如圖 37所示 : DISPLAY1 圖 37 顯示模塊模塊圖 模塊輸入、輸出 由圖 37可知，顯示模塊的輸入信號有 : CLKDISP: 為顯示模塊輸入的基準時鐘。 FLAG:為存儲模塊輸出的標志信號，它標志著存儲模塊已經(jīng)存儲完畢，可以進行下一輪的存儲。 模塊流程 其流程如圖 34所示 : 圖 34 計數(shù)模塊流程圖 開 始 Reset=’1’? 輸出使能信號 outen=’1’ 輸出計數(shù)結(jié)果 模 塊 復(fù) 位 RESET OUTEN CLK TKEEP1[3..0] TKEEP2[3..0] CHECLK TKEEP3[3..0] 13 存儲模塊 [7] 存儲模塊主要是對計數(shù)模塊輸出的計數(shù)結(jié)果進行存儲，因此存儲模塊是一個必要的模塊。 RESET:為計數(shù)脈沖的輸入復(fù)位信號。當 RESET變?yōu)楦唠娖?(RESET=‘ 1’ )時，先對控制模塊內(nèi)的變量進行復(fù)位，然后輸出RESETOUT脈沖信號，對其它模塊進行復(fù)位操作。它標志著存儲模塊已經(jīng)從計數(shù)模塊取得此次測量的結(jié)果。 控制模塊 [7] 10 控制模塊是整個系統(tǒng)的控制部分，它控制著其他四個模塊的工作。模塊從控制模塊接受模塊輸入復(fù)位信號 SYSSTART對模塊進行復(fù)位操作。 計數(shù)模塊 COUNTER:計數(shù)模塊是整個抄表器的核心部分，它通過對被測脈沖計數(shù)來進行測量。因此用 FPGA來實現(xiàn)抄表器從根本上解決了單片機的先天性限制問題。現(xiàn)代電子產(chǎn)品的設(shè)計，離不開 EDA技術(shù)。 第三種方案 : 完全采用 CPLD或 FPGA器件。 CPU （單 片 機） 鍵盤接口電路 數(shù)據(jù)存儲器 脈沖復(fù)位 時鐘電路 顯示電路 電源監(jiān)視 看 門 狗 通信電路 8 顯示儀可通過鍵盤送入初值。 最后注意編碼的效率，以求速度和功耗的最優(yōu)化。為保障系統(tǒng)的安全性及可靠性，數(shù)據(jù)采集器應(yīng)具有表底數(shù)據(jù)及采集數(shù)據(jù)的存儲功能。 (1)遠傳檢測表頭 :通過對現(xiàn)有電表、水表、煤氣表加裝傳感器，使其既能就地顯示計量數(shù)據(jù)，又能產(chǎn) 生相關(guān)計量脈沖信號的新型計量表具。傳統(tǒng)的計量器采用各自獨立的感應(yīng)式計量表，這種抄表器有很多弊端，諸如必須逐門入戶抄表，收費困 難，易造成漏抄、誤抄或多抄，需投入大量的抄表統(tǒng)計人員，而且存在抄表效率低、速度慢、成本高等問題。 器件編程。 與標準，規(guī)范，易于共享和復(fù)用。但這些結(jié)構(gòu)要么利用率不高，要么不符合設(shè)計者的需要。功能強大，應(yīng)用廣闊。各行業(yè)對自己專用集成電路 (ASIC)的設(shè)計要求日趨迫切，可編程器件的廣泛應(yīng)用，為各行業(yè)的電子系統(tǒng)設(shè)計工程師自行開發(fā)本行業(yè)專用的 ASIC提供了技術(shù)和物質(zhì)條件。伴隨著 IC技術(shù)的發(fā)展，電子設(shè)計自動化 (Electronic Design Automation, EDA)已經(jīng)逐漸成為重要設(shè)計手段，其廣泛應(yīng)用于模擬與數(shù)字電路系統(tǒng)等重要領(lǐng)域。 四、 指導(dǎo)教師意見： 簽名： 年 月 日 不 夠填寫可 續(xù)頁 3 基于 VHDL語言的水表抄表器的設(shè)計 【 摘 要 】 伴隨著集成電路 (IC)技術(shù)的發(fā)展，電子設(shè)計自動化 (EDA)逐漸成為重要的設(shè)計手段，已經(jīng)廣泛應(yīng)用于模擬與數(shù)字電路系統(tǒng)等許多領(lǐng)域。 8周 系統(tǒng)調(diào)試， 完成畢業(yè)設(shè)計和論文修改。這種設(shè)計方法使整個系統(tǒng)更加小型化，大大縮小了體積，易于管理和屏蔽。與指導(dǎo)老師溝通。與以往的抄表器相比，用 FPGA實現(xiàn)的抄表器有如下特點 : 集成度高。通過波形仿真、下載芯片的測試，完成了抄表器的功能。 EDA技術(shù)將成為電子設(shè)計領(lǐng)域中的極其重要的組成部分。 高速。但在芯片利用率提高，或者芯片 v0引出端很多的情況下，微小的修改往往會降低芯片的布通率。 加快了硬件電路的設(shè)計周期，降低了硬件電路的設(shè)計難度。 利用 VHDL綜合優(yōu)化軟件對 VHDL原代碼進行綜合優(yōu)化處理。 水表抄表器的發(fā)展現(xiàn)狀及本課題的研究意義 水表抄表器的發(fā)展現(xiàn)狀 近年來，隨著科學技術(shù)的不斷發(fā)展和人民生活水平的不斷提高，“智能化住宅”這一概念正在逐步地被引入到普通住宅小區(qū)的建設(shè)之中。由于它們的出現(xiàn)既方便了廣大用戶，又大大減 輕了抄表員的工作量，同時由于計量精確，因而己具有成為該領(lǐng)域中主流技術(shù)的趨勢。即在信 號端產(chǎn)生一個計量脈沖。 本課題的研究意義 本課題的研究意義有以下幾個 : 首先，就是完成本課題的具體設(shè)計，通過這次設(shè)計，掌握用 VHDL設(shè)計數(shù)字系統(tǒng)的方法。系統(tǒng)內(nèi)還配有電源監(jiān)視器和看門狗電路，保證系統(tǒng)可靠運行。 第二種方案 : 采用 ASIC技術(shù)，把上述除了 CPU(單片機 )以外的各外圍功能芯片集成在 CPLD或 FPGA上，應(yīng)用 VHDL語言對其編程，使其完成各個功能芯片的功能，然后再應(yīng)用 VHDL語言設(shè)計一個專用串行通信芯片，使整個系統(tǒng)能夠小型化。同時易于做成產(chǎn)品，大規(guī)模生產(chǎn)，迅速占領(lǐng)市場，是 EDA發(fā)展的趨勢。但由于單片機先天性的限制 (如單片機工作頻率的限制、單片機內(nèi)部計數(shù)器位數(shù)的限制 )，由單片機控制的抄表器無法測量精度和測量速度上取得重大突破?？刂颇K是整個系統(tǒng)的控制部分，計數(shù)模塊是整個測量系統(tǒng)的核心，進行計數(shù)，計數(shù)結(jié)果送到存儲模塊。只有當使能信號WREN到來時，存儲模塊才能從計數(shù)模塊讀取結(jié)果信號 TKEEP。模塊輸出的數(shù)據(jù)信 DIGITOUT各位上的信號是否為高電平來決定是否點亮數(shù)碼管中對應(yīng)的顯示段。在進行一次新的測量前需要也僅需要給 SYSSTART一個脈沖，系統(tǒng)就開始進行連續(xù)不間斷的測量。 STARTCUNCHU:為存儲開始脈沖信號。這樣系統(tǒng)只需在開始施加一次測量開始脈沖信號 SARTCUNCHU，以后在無須施加，從而實現(xiàn)了連續(xù)不間斷的測量。其主要用途是通知存儲模塊可以讀取測量結(jié)果輸出信號 TKEEP上的值。 STOP:為存儲模塊輸入的系統(tǒng)停止信號，它來自于控制模塊輸出的信號 STOP。當STOP到來時，存儲模塊停止工作，發(fā)出反饋信號 FLAG，準備下一次的存儲。 輸出信號有 : GATE 1GATE3:為顯示輸出的各個數(shù)碼管選通信號， GATE 1為個位數(shù)碼管的選通信號， GATE2為十位數(shù)碼管的選通信號， GATE3為百位數(shù)碼管的選通信號，也就是說最大顯示數(shù)據(jù)為 999。)。 DATA1[3..0] GATE1 DATA1[3..0] GATE2 DATA1[3..0] GATE3 SYSSTART IGITOUT[6..0] CLKDISP 16 圖 38 顯示模塊流程圖 抄表器模塊構(gòu)成 將抄表器系統(tǒng)的四個模塊 :控制模塊、計數(shù)模塊、存儲模塊和顯示模塊按照其相互間的信號連接關(guān)系組 合起來就構(gòu)成了整個抄表器。系統(tǒng)在接受到開始測量脈沖信號 SYSSTART，開始測量，計數(shù)器開始計數(shù)，當有計數(shù)到999時，計數(shù)器自動復(fù)位為 0，同時往存儲模塊輸出數(shù)據(jù)‘ 139。由于受邏輯綜合的限制，采用 RTL描述方式時，所用的 VHDL語言的語句有一定的限制。 FLAG: INPUT存儲模塊反饋回來的標志信號， 表示測量結(jié)果已存儲完畢。它的作用主要用于通知存儲模塊讀取 QOUT的數(shù)值。 終止信號 :在時鐘線保持高電平期間，數(shù)據(jù)線上出現(xiàn)由低到高的電平變化時將停止 IIC總線的數(shù)據(jù)傳送，為 HC總線的終止信號。 WREN: INPUT控制器的寫入使能信號，來自于計數(shù)模塊的輸出信號 OUTEN。 SYSSTART: NPUT顯示模塊的復(fù)位信號，來自于控制模塊的輸出信號 RESETOUT。 RESET:為系統(tǒng)輸入的復(fù)位信號，作用于控制模塊的復(fù)位信號 RESET。 結(jié) 論 本課題設(shè)計了基于 VHDL語言的水表抄表器的幾個模塊 :控制模塊、計數(shù) 模塊、存儲模塊、顯示模塊。在這 2－ 3 個月的畢業(yè)設(shè)計，我開始學著自己獨立的思考問題，通過自己的努力最終解決問題。 下面是程序清單 : LIBRARY IEEE。 STOP: IN STD_LOGIC。)THEN IF(BASECLK39。 END PROCESS。 ENTITY COUNTER IS PORT( RESET: IN STD_LOGIC。 ARCHITECTURE P OF COUNTER IS SIGNAL OUTEN1:STD_LOGIC。 ELSE IF CLK39。TCOU3=TCOU3+1 ELSIF TCOU1=1001 THEN TCOU1=0000。 END IF。EVENT AND CHECLK= ‘ 1’ THEN OUTEN=OUTEN1。 VHDL設(shè)計 根據(jù)存儲模塊的流程圖，存儲模塊的具體的 VHDL清單如下 : LIBRARY IEEE。 SCL: OUT STD_LOGIC)。 SIGNAL REGDATA1,REGDATA2,REGDATA3:STD_LOGIC_VECTOR(3 DOWNTO 0)。 END PROCESS。 END IF。 BEGIN IICDATA=IIDATA。 STATE=T1。 STATE=T2。 WHEN T3= SDA=‘ 0’ 。 WHEN T5= SCL= ‘ 0’ 。 P5:PROCESS (STOP, CLK, FINISHED) BEGIN IF STOP=‘ 1’ THEN IF FINISHED= ‘ 1’ THEN IF (CLK’ EVENT AND CLK=‘ 1’ )THEN FLAG= ‘ 1’ 。 VH