【摘要】實驗報告實驗課程:EDA技術(shù)2012年12月27日目錄實驗一一位全加器實驗二??勺冇嫈?shù)器實驗
2025-07-10 18:05
【摘要】EDA設(shè)計(Ⅰ)院系:電子工程與光電技術(shù)學(xué)院姓名:陳曉慧學(xué)號:0704220102指導(dǎo)老師:傅文紅實驗一單級放大電路的設(shè)計與仿真一實驗?zāi)康模?)掌握放大電路靜態(tài)工作點的調(diào)整和測試方法。2)掌握放大電路的動態(tài)參數(shù)的測試方法。3)
2025-05-10 02:59
【摘要】實驗報告實驗課程:EDA技術(shù)2020年12月27日目錄
2024-10-22 18:30
【摘要】EDA設(shè)計(I)實驗報告院系:專業(yè):班級:學(xué)號: 姓名:指導(dǎo)老師:實驗一單級放大電路的設(shè)計與仿真一.實驗?zāi)康?.掌握放大電路靜態(tài)工作點的調(diào)整和測試方法。2.觀察靜態(tài)工作點的選擇對輸出波形的
2025-05-10 06:44
【摘要】中南大學(xué)信息院自動化梁雪林設(shè)計中南大學(xué)EDA課程設(shè)計報告指導(dǎo)老師:張靜秋姓名:梁雪林學(xué)號:0909091925專業(yè)班級:自動化0905中南大學(xué)信息院自動化梁雪林設(shè)計目錄一、設(shè)計內(nèi)容簡介......................
2025-01-20 21:57
【摘要】 EDA實驗報告題目:交通燈設(shè)計學(xué)院:電子工程學(xué)院專業(yè):電子信息工程
2025-06-30 22:06
【摘要】燕山大學(xué)課程設(shè)計(論文)任務(wù)書院(系):電氣工程學(xué)院基層教學(xué)單位:電子實驗中心學(xué)號學(xué)生姓名專業(yè)(班級)設(shè)計題目自動電子鐘設(shè)計技術(shù)參數(shù)●用24小時制進(jìn)行時間顯示●能夠顯示小時,分鐘●上電后從“00:00:00”開始顯示設(shè)計要求●采用6個靜態(tài)數(shù)碼管顯示時間
2024-07-30 14:05
【摘要】第一篇:EDA課程設(shè)計——數(shù)字時鐘 HefeiUniversity EDA課程綜述 論文題目:EDA課程綜述 專業(yè):09通信(2)班 姓名:唐吉祥 學(xué)號:0905072035指導(dǎo)老師:查長...
2024-10-25 04:00
【摘要】EDA課程設(shè)計實驗報告裝訂線EDA課程設(shè)計實驗報告學(xué)院信息工程學(xué)院專業(yè)通信工程學(xué)號姓名任課教師2013年10月30日
2025-03-07 21:03
2025-05-29 22:18
【摘要】數(shù)字系統(tǒng)課程設(shè)計設(shè)計實驗報告———多功能電子時鐘1目錄一、電子時鐘的功能及工作介紹...........................................11、本設(shè)計電
2024-10-30 14:18
【摘要】數(shù)字電路與邏輯設(shè)計實驗報告實驗二三態(tài)門,OC門的設(shè)計與仿真班級姓名學(xué)號指導(dǎo)老師一、實驗?zāi)康?熟悉QuartusⅡ仿真軟件的基本操作,用邏輯圖和VHDL語言設(shè)計三態(tài)門和一個OC門。二、實驗內(nèi)容 1.用邏輯圖和VHDL語言設(shè)計三態(tài)門,三態(tài)門的使能端對低電平有效。2.用邏輯圖和VHDL語言設(shè)計一個OC門(集電極開路門)。
2024-09-14 16:29
【摘要】數(shù)字邏輯與數(shù)字系統(tǒng)課程設(shè)計北京郵電大學(xué)課程設(shè)計報告課程設(shè)計名稱數(shù)字邏輯與數(shù)字系統(tǒng)學(xué)院計算機(jī)指導(dǎo)教師班級班內(nèi)序號學(xué)號學(xué)生姓名成績0740706071147馬釗0740714071155袁泉0740721071162楊晨笛0740729071170羅亞群
2024-09-14 00:16
【摘要】多功能數(shù)字時鐘的設(shè)計1緒論本次設(shè)計的目的就是在掌握EDA實驗開發(fā)系統(tǒng)的初步使用基礎(chǔ)上,了解EDA技術(shù),加深對計算機(jī)體系結(jié)構(gòu)的理解。通過學(xué)習(xí)的VHDL語言結(jié)合電子電路的設(shè)計知識理論聯(lián)系實際,掌握所學(xué)的課程知識,學(xué)習(xí)VHDL基本單元電路的綜合設(shè)計應(yīng)用。通過對實用數(shù)字鐘的設(shè)計,鞏固和綜合運(yùn)用計算機(jī)原理的基本理論和方法,理論聯(lián)系實際,提高設(shè)計、分析、解決計算機(jī)技術(shù)實際問題的獨(dú)
2024-09-13 02:54
【摘要】南京理工大學(xué)EDA(II)實驗報告基于QuartusII設(shè)計多功能數(shù)字鐘年級:2020級學(xué)號:姓名:
2025-01-13 08:13