eda數(shù)字時(shí)鐘實(shí)驗(yàn)報(bào)告(文件)
【正文】 名稱： 指導(dǎo)教師過程檢查評(píng)語： 指導(dǎo)教師簽字： 年 月 日 指導(dǎo)教師評(píng)語： 建議成績： 指導(dǎo)教師簽字： 年 月 日 系或?qū)I(yè)答辯組評(píng)語： 成績： 負(fù)責(zé)人 (組長 )簽字： 年 月 日 25 。 方案設(shè)計(jì)、設(shè)計(jì)調(diào)試、下載驗(yàn)證。 設(shè)計(jì)輸入、編譯、仿真、管腳分配、下載。 儲(chǔ)昭碧 下發(fā)任務(wù)書日期 2020年 7月 1日 23 合 肥 工 業(yè) 大 學(xué) 課程設(shè)計(jì)任務(wù)書 設(shè)計(jì)題目 EDA與數(shù)字系統(tǒng)課程設(shè)計(jì) 主要內(nèi)容 了解各種 PLD器件的基本結(jié)構(gòu)，掌握 MAX+Plus2的使用方法，用圖形輸入法和 Verilog HDL完成規(guī)定的基本練習(xí)題 ，在此基礎(chǔ)上完成一個(gè)數(shù)字系統(tǒng)設(shè)計(jì)題的設(shè)計(jì)、仿真、下載（ FPGA實(shí)現(xiàn)）。想了一天，沒有結(jié)果 ，最后還是晚上在宿舍與室友討論時(shí)，得到結(jié)果的。剛開始時(shí)，我們每個(gè)人通過練習(xí)六個(gè)實(shí)驗(yàn)來熟悉掌握 MAX+Plus2 軟件 和 ALTERA FLEX EPF10K10LC844 實(shí)驗(yàn)平臺(tái) 。電路圖如下。 18 鬧鈴與時(shí)鐘數(shù)值比較模塊由四個(gè) 7485 比較器組成。當(dāng) SET 為 1 時(shí)，上面 4 個(gè)與門接受 a1,a2,a3,a4 四個(gè)信號(hào)。開關(guān) A 的作用就是選擇時(shí)鐘顯示還是鬧鈴顯示。每按一次開關(guān) ,就給計(jì)數(shù)器一個(gè)脈沖 ,計(jì)數(shù)器計(jì)數(shù) ,計(jì)到要設(shè)定的值。最后，利用顯示電路將鬧鐘的時(shí)間設(shè)定輸出。下面會(huì)有解釋。 電路圖和封裝電路圖如下 15 整點(diǎn)報(bào)時(shí)原理是利用時(shí)鐘的分鐘和秒都為零時(shí)給蜂鳴器一個(gè)信號(hào)，使其發(fā)聲。 Q[3..0]和 Q[7..0]是晶體管上的分、秒的十位和個(gè)位。 選擇了 4 個(gè)輸入的與非門來連接 74 160的 Q Q0 輸出端和 74161 的 Q Q4 輸出端。其中秒位與分位均為 60 進(jìn)制計(jì)時(shí)，時(shí)位為 24 進(jìn)制計(jì)時(shí)。 在連續(xù) 8 個(gè)時(shí)鐘周期內(nèi)，八個(gè)顯示器輪流點(diǎn)亮一個(gè)時(shí)鐘周期。 c、 置零狀態(tài)（ RESET 為 0）：此狀態(tài)下數(shù)碼管無論是時(shí)鐘還是鬧鈴 11 全都是 0。 10 數(shù)字時(shí)鐘 一． 設(shè)計(jì)說明 1．功能說明： 利用 MAX+Plus2 軟件設(shè)計(jì)一個(gè)數(shù)字鐘，對(duì)設(shè)計(jì)電路進(jìn)行功能仿真，并下載到 EPF10K10LC844 實(shí)驗(yàn)系統(tǒng)中，可以完成 00:00:00 到23:59:59 的計(jì)時(shí)功能，并在控制電路的作用下具有保持、清零、快速校時(shí)、快速校分、整點(diǎn)報(bào)時(shí)等功能。 4 英文摘要 (Abstract) This article is based on Altera MAX + Plus2 software pany produced and the corresponding ALTERA FLEX EPF10K10LC
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1